完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
我正在尝试为我的设计添加硬宏。
我使用FPGA编辑器创建了硬宏，并设置了参考组件和所有内容。 当我写UCF文件时，我想将硬宏放在某些地方。 但是，它们不会放在我在UCF文件中指定的位置。 当我使用FPGA编辑器检查硬宏时，似乎没有指定参考组件。 我正在指定它保存它，然后打开硬宏，以检查它是否仍然存在。 似乎未指定参考组件。 我也在读写模式下进行编辑。 如果有人能帮我这个，我会很开心的。 谢谢 以上来自于谷歌翻译 以下为原文 I am trying to add hard macro to my design. I created the hard macro using FPGA editor and set the reference component and everything. When I write the UCF file, I want to place the hard macro in certain places. However, They are not placed to places that I specified in UCF file. When I check the hard macro with FPGA editor, the reference component does not seem to be specified. I am specifiying it saving it, then openning the hard macro againg to check if it is still there. Reference component seems to be not specified. I am also doing editing in the read write mode. If anyone can help me with this, I will be very happy. Thanks 
0
|
|
相关推荐
4个回答
|
|
|
如果工具不遵守LOC约束，它应该给你一些警告/错误。你遇到任何警告/错误？
-Pratham ------------------------------------------------ ----------------------------------------------请注意 - 请 如果提供的信息有用，请将答案标记为“接受为解决方案”。给予您认为有用并回复导向的帖子。感谢K- -------------------------------------------------- ----------------------- 在原帖中查看解决方案 以上来自于谷歌翻译 以下为原文 If tool is not obeying the LOC constraints it should give you some kind of warnings/errors. Have you come across any warning/error?-Pratham ---------------------------------------------------------------------------------------------- Kindly note- Please mark the Answer as "Accept as solution" if information provided is helpful. Give Kudos to a post which you think is helpful and reply oriented. ----------------------------------------------------------------------------------------------View solution in original post |
|
|
|
|
|
如果工具不遵守LOC约束，它应该给你一些警告/错误。你遇到任何警告/错误？
-Pratham ------------------------------------------------ ----------------------------------------------请注意 - 请 如果提供的信息有用，请将答案标记为“接受为解决方案”。给予您认为有用并回复导向的帖子。感谢K- -------------------------------------------------- ----------------------- 以上来自于谷歌翻译 以下为原文 If tool is not obeying the LOC constraints it should give you some kind of warnings/errors. Have you come across any warning/error?-Pratham ---------------------------------------------------------------------------------------------- Kindly note- Please mark the Answer as "Accept as solution" if information provided is helpful. Give Kudos to a post which you think is helpful and reply oriented. ---------------------------------------------------------------------------------------------- |
|
|
|
|
|
该站点必须匹配硬宏库文件中指定的参考组件。
例如，如果硬宏库文件将I / O组件指定为引用组件，则所选站点必须是I / O组件站点。 如果硬宏库文件中没有引用组件，则会忽略所选站点，并在实例化硬宏时将其取消放置。 此外，如果您未选择站点，则在实例化硬宏时将取消该宏。 选择要用作参考组件的组件。 SelectEdit> Set Macro Reference Comp。 要确定哪个组件是参考组件，请在“命令行”工具栏中输入以下命令。 getattr main refcomp 以上来自于谷歌翻译 以下为原文 The site must match the reference component specified in the Hard Macro Library File. For example, if the hard macro library file specifies an I/O component as the reference component, the selected site must be an I/O component site. If there is no reference component in the hard macro library file, the selected site is ignored and the hard macro is unplaced when it is instantiated. Also, if you do not select a site, the hard macro is unplaced when it is instantiated.
getattr main refcomp |
|
|
|
|
|
非常感谢您的回答。
我发现了问题所在。 这是一个愚蠢的错误，你知道，有时很难找到愚蠢的错误。 以上来自于谷歌翻译 以下为原文 Thank you so much for your answers. I found what the problem is. It was a silly mistake and you know, sometimes it is hard to find silly mistakes. |
|
|
|
|
只有小组成员才能发言，加入小组>>
2429 浏览 7 评论
2831 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2298 浏览 9 评论
3378 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2468 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1307浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
593浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
456浏览 1评论
2011浏览 0评论
737浏览 0评论
/7 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1031
评论
淘帖
266
