[问答]

使用Verilog语言写flash的存储驱动，地址切换出问题

问答对人有帮助，内容完整，我也想知道答案 0 本人写flash的存储驱动，地址初始为24位的0，循环一次后需要加256，再循环一次地址再加256，依次往后，可是直接赋值可以，但是用加法就不行，这是什么原因，还有其他什么方法吗？仿真没有问题，图片中数字是使用16进制显示的。 0 TIM截图20190710102016.png (19.01 KB, 下载次数: 9) TIM截图20190710101643.png (23.45 KB, 下载次数: 12) 已退回3积分
2019-7-10 10:27:24　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × 刘英该类别下有 31 个回答。邀请回答 chenbingjy 该类别下有 27 个回答。邀请回答 yoonssica 该类别下有 22 个回答。邀请回答 houxiaoxiao 该类别下有 17 个回答。邀请回答小萃米该类别下有 16 个回答。邀请回答小工兵该类别下有 16 个回答。邀请回答 Elecfans管家该类别下有 15 个回答。邀请回答薄迪该类别下有 14 个回答。邀请回答我爱妖妖该类别下有 14 个回答。邀请回答言尽于此33 该类别下有 14 个回答。邀请回答 hxing 该类别下有 13 个回答。邀请回答那些年儿ing 该类别下有 13 个回答。邀请回答平漂流该类别下有 13 个回答。邀请回答 1653344032.827400 该类别下有 12 个回答。邀请回答小麦地该类别下有 12 个回答。邀请回答科比如我该类别下有 12 个回答。邀请回答倪love 该类别下有 12 个回答。邀请回答 xiekaboy 该类别下有 12 个回答。邀请回答英雄孤寂该类别下有 11 个回答。邀请回答黄月明该类别下有 11 个回答。邀请回答举报黄斐相关推荐 • verilog语言测试文件怎么写 3721 • 求fpga控制flash存储的读擦写verilog源代码 3850 • STR710 Flash烧写 2232 • 如何去设计Flash存储器？ 1800 • 用Verilog语言编写SJA1000 CAN控制器的驱动程序 11287 • 如何确定u-boot.bin在nor flash上的烧写地址？ 7282 • 请问VHDL语言和verilog语言有什么区别？ 2688 • Verilog HDL语言有什么优越性 1851 • 请问VHDL语言和verilog语言有什么区别？ 3637 • 请问os里面任务没遇到任务调度函数会自动切换出去吗？ 1281 2个回答

答案对人有帮助，有参考价值 0 估计是位宽的原因

2019-7-10 14:04:34 评论举报王越建

答案对人有帮助，有参考价值 0 仿真没有问题，那估计是得考虑程序的速度运算是不是足够了，可能是你时序设计不行，导致程序跑不了这么快

2019-7-11 09:05:37 2 评论举报星云云 2 条评论黄斐 2019-7-11 15:02 如何提高程序的运行速度呢，后来我尝试每个地址都单独赋值，不使用加法，发现仅循环6次之后的地址可以用赞回复举报星云云回复黄斐： 2019-7-15 09:05 这个你需要去看一下RTL的设计准则，很庞杂。例如按这个加法来说，你可以将9位的256分开成一个4位，一个5位，分两个周期相加，就会快一点。赞回复举报