发 帖  
[问答]

使用Verilog语言写flash的存储驱动,地址切换出问题

2557 Verilog 存储
TIM截图20190710102016.png
TIM截图20190710101643.png
已退回3积分
2019-7-10 10:27:24   评论 分享淘帖 邀请回答
2个回答
2019-7-10 14:04:34 评论

举报

2019-7-11 09:05:37 2 评论

举报

2 条评论
  • 2019-7-11 15:02

    如何提高程序的运行速度呢,后来我尝试每个地址都单独赋值,不使用加法,发现仅循环6次之后的地址可以用

    庞贤明 回复 黄斐: 2019-7-15 09:05

    这个你需要去看一下RTL的设计准则,很庞杂。例如按这个加法来说,你可以将9位的256分开成一个4位,一个5位,分两个周期相加,就会快一点。

撰写答案

你正在撰写答案

如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。

您需要登录后才可以回帖 登录/注册

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表电子发烧友网立场。文章及其配图仅供工程师学习之用,如有内容图片侵权或者其他问题,请联系本站作侵删。 侵权投诉
快速回复 返回顶部 返回列表
关注微信公众号

电子发烧友网

电子发烧友论坛

社区合作
刘勇
联系电话:15994832713
邮箱地址:liuyong@huaqiu.com
社区管理
elecfans短短
微信:elecfans_666
邮箱:users@hauqiu.com
关闭

站长推荐 上一条 /6 下一条

快速回复 返回顶部 返回列表