完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
扫一扫,分享给好友
我是FPGA编程的新手。
我正在使用Xilinx Spartan 3AN入门套件。 我正在尝试利用电路板上提供的模拟捕获电路将模拟信号(范围:0.4 - 2.9伏)转换为14位数字信号。 我在使ADC工作方面面临一些困难。 它始终提供0输出。 我为激活模拟捕获电路生成了以下信号: 1.产生一个6.25 MHz SPI_SCK时钟(来自50MHz板载时钟) 2.将增益设置为常数=“00010001”,当AMP_CS为低电平时,在8个SPI_SCK周期内将其作为SPI_MOSI串行发送到前置放大器。 3.在这8个SPI_SCK周期后,AMP_CS返回高电平。 然后,在每34个SPI_SCK周期后,周期性地产生宽度为5ns的AD_CONV脉冲。 5.我遗漏了AMP_SHDN和AMP_DOUT信号。 我没有得到ADC_OUT。 可能是什么问题? 我正在附加我的信号生成VHDL模块。 感谢致敬, Sayak。 prescale.vhd 2 KB 以上来自于谷歌翻译 以下为原文 I am new to FPGA programming. I am working with a Xilinx Spartan 3AN Starter Kit. I am trying to utilize the Analog Capture Circuit provided on the board for converting analog signal (range: 0.4 - 2.9 volts) to 14 bit digital signal. I am facing some difficulties in making the ADC work. It is always providing a 0 output. I have generated the following signals for activating the analog capture circuit: 1. Generated a 6.25 MHz SPI_SCK clock (from the 50MHz on-board clock) 2. Set the gain as a constant = "00010001", which is serially sent to the Pre-Amplifier as SPI_MOSI in 8 SPI_SCK cycles when AMP_CS is low. 3. After these 8 SPI_SCK cycles, the AMP_CS returns high. 4. Then AD_CONV pulse with a width of 5ns is generated periodically after every 34 SPI_SCK cycles. 5. I have left out the AMP_SHDN and AMP_DOUT signals. I am not getting expted ADC_OUT. What may be the problem? I am attaching my signal generation VHDL module. Thanks and regards, Sayak. prescale.vhd 2 KB |
|
相关推荐
20个回答
|
|
谢谢Gabor。
给这样的时间延迟不是一个好主意。 这似乎是我们代码中的主要问题。 我们修改了代码,使所有脉冲/信号与时钟的上升沿或下降沿同步。 我们尚未上传编辑过的代码。 希望ADC现在正常运行。 您的帮助很大,我们会告诉您我所面临的任何进一步进展/问题。 谢谢, Sayak。 以上来自于谷歌翻译 以下为原文 Thanks Gabor. Giving such time delays was not a good idea. That seems to be the major problem in our code. We have modified our code to synchronize all the pulses/signals with the rising or falling edge of the clocks. We haven't yet uploaded the edited code. Hope the ADC functions properly now. You have been a big help, and we will let you know of any further progress me make / problems we face. Thanks, Sayak. |
|
|
|
只有小组成员才能发言,加入小组>>
2289 浏览 7 评论
2699 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2184 浏览 9 评论
3259 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2328 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
594浏览 1评论
1655浏览 1评论
157浏览 1评论
在使用xc5vsx95T时JTAG扫片不成功,测量TDO无信号输出
2308浏览 0评论
629浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-8-31 10:22 , Processed in 1.080396 second(s), Total 46, Slave 39 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191