完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
如何降低芯片功耗目前已经成为半导体产业的热点问题。过去，对于集成器件制造商（IDM）来说，最直接的作法就是通过先进的制程工艺和材料比如低K介质来解决，低功率设计可以通过将自己设计团队的技能和经验进行结合而实现。
然而，当进入90nm后，漏电流问题日益凸现，CMOS静态功耗骤增，功率管理开始成为一个重要的考虑因素。这种情况在65nm与45nm以下将更为严重，因为工艺节点的不断缩减导致栅极氧化层厚度越来越薄，栅极泄漏呈指数增长，最终动态功耗等于亚阈值泄漏电流，也等于栅极泄漏电流。这就迫使业界必须从IC的设计端就开始采用低功耗设计技术。 为了应对这些挑战，设计工程师们开始提倡采用复杂的时钟门电路开关方案，从而减少了不必要的门电路开关操作。如今，为了满足功率方面的目标，设计人员运用了各种先进的低功率设计技巧，包括多阈值设计、多电压设计、动态频率电压缩放（DVFS）、时钟门控、可感知功耗的内存以及功率门控等等。 
0
|
|
相关推荐
4个回答
|
|
|
在设计早期进行有效的功率评估
毋庸置疑，在产品成功因素中，面市时间是重要因素之一，有时甚至决定着产品的成败。因此在设计早期解决潜在低功耗问题对于提高生产率是至关重要的。 Synopsys公司资深顾问工程师李昂表示，在设计早期（即系统架构阶段）评估系统层面低功耗的策略和代价对于后面的实现非常重要。在这阶段评估的低功耗策略主要应注意的方面包括：系统软硬件的划分、是否采用多电压（multi-voltage）、是否采用电源关断（multi-supply）、采用片上还是片外电源管理、低功耗IP的选择等。在这阶段的评估，一方面是通过对过往系统的评估经验，一方面可以通过快速原型设计，通过Eclypse系统对设计原型进行功耗估算，以评价设计的代价和功耗节省的效果。 Cadence公司高级技术主管Brad Miller也表达了相同的观点。他表示，以下五个方面将确保设计者高效而精确的达到他们的目标：1、确定设计中耗费功率的元器件；2、采用精确的开关行为数据；3、生成开关行为时考虑仿真模式；4、采用精确的线路模型；5、采用表示最坏情况功率的库。 图1：很多设计相对逻辑是“相连的”，但对功耗是“不相连”的，且不能自动完成设计 |
|
|
|
|
|
多种低功耗设计解决方案应对功耗挑战
但是，不同低功耗技术的EDA支持是支离破碎的，结果设计师不得不通过一系列特殊手段定义低功耗功能。更重要的是，设计的可预测性和验证变得极其困难。同时，由于设计上的复杂度以及以前缺乏EDA自动化手段的原因，工程设计团队面临着手工分析和运用这些技巧的难题，而且也没把握在不影响性能的条件下满足功耗预算目标。 Cadence公司相关人士就指出，目前的很多设计可以说对逻辑是“相连的”，因为所有流程都处理逻辑信息，可以自动完成；但对功耗来说是“不相连”的，因为针对每个流程，功耗问题都是独立的，并相互影响。而且最重要的是还不能自动完成功耗设计，许多地方需要手动来完成。 因此，有效的低功率设计要求设计团队、IP供应商以及工具和解决方案提供商之间展开协作。只有通过实施连贯一致的方法，并将这些方法运用在供应链赖以存在的整个工具领域，电子行业才能真正解决低功率设计所面临的不断增长的挑战。 图2：Synopsys Eclypse低功率解决方案 |
|
|
|
|
|
Synopsys Eclypse低功率解决方案
Eclypse解决方案支持标准的统一功耗格式（UPF）语言，并兼容低功率设计方法指南（LPMM）。采用了诸如MTCMOS功耗门控、多电压、以及动态电压和频率缩放（DVFS）等多种低功耗设计技术，使工程师的芯片设计和验证发生较大转变。设计者可以利用增强的时钟门控和低功耗时钟树综合，在为低功耗而优化时钟结构的同时，兼顾时钟抖动和时序等目标；多阈值漏电流优化利用选项限制了Vt的比例，提供独立于设计处理的最佳漏电流功耗优化；电源开关插入和优化的增强型自动化功能，使电压降和面积限制能够用于功耗规划和假设分析。 Cadence低功耗设计方法学锦囊 Cadence公司的低功耗设计方法学锦囊（Cadence Low-Power Methodology Kit）提供了一个覆盖逻辑设计、功能验证和物理实现的端到端方法学，它使用Si2的通用功耗格式（CPF），在整个流程中提供单一的低功耗意图规范。该锦囊包括了一个通用无线应用设计，实现时采用了多供电电压和电源关断技术等方法，并且包含了在整个端到端流程中承载设计意图的相关指令脚本和技术文件。 这个锦囊是易于组合使用的，包括6个不同的流程：低功耗功能仿真、逻辑综合、可测试性设计（DFT）和自动测试矢量生成（ATPG）、物理设计、形式实现、验证和功耗网格签收。用户可以将该锦囊作为一个完整的流程来实施，或选择单独的选择模块使用。 图3：Cadence低功耗设计方法学锦囊 |
|
|
|
|
|
IC设计低功耗标准之争
从2007年伊始，围绕针对低功耗IC设计的标准，两大EDA阵营就展开了激烈竞争。一方是由Cadence公司开发、Si2（Silicon Integration Initiative）的低功耗联盟（LPC）管理的CPF；而另一方是则是由Synopsys、Mentor Graphics和Magma Design Automation公司支持的UPF。UPF和CPF都允许用户在整个RTL-to-GDSII设计流程中定义功率设计意图和约束条件，并且二者的实现方法也非常相似。 Cadence 公司亚太区总裁居龙表示，CPF的优势是就是以用户为中心－用户驱动、用户采用。UPF标准是CPF的响应，最初因为一些专利问题，CPF没有被置于公共领域（public domain）。但后来Cadence将其提交给了IEEE，使CPF能够面向行业开放。他认为，从设计角度来看，完全没有必要出现两个标准，因为它们实际讨论的是同一件事情。 Synopsys公司Bruce Jewett认为，UPF是一种开放式语言，其优势是被IEEE看好。至于今后两个标准是否会进行融合，两家EDA巨头均表示这完全取决于市场和商业利益，其实用户真正关心的，是拥有确定的解决方案，能够帮助他们解决目前遇到的问题。 而据日经BP社报道，瑞萨公司DFM及数字EDA技术部门总工程师井上善雄对两个派系通过集中各种规格的EDA工具，从而构筑整个低功率设计流程的观点提出了置疑。他表示：“如利用大量常见的普通工具构筑流程，会出现与CPF和UPF工具混在一起的情况。从这个意义上来说，CPF和UPF的整个流程都是纸上谈兵。” 但另一个有趣的情况是，推出被井上称作CPF和UPF的“超级组合”，同时支持静态验证和动态验证规范的ArchPro公司在2007年6月被Synopsys收购。在此次Synopsys推出的Eclypse低功率解决方案中，我们就看到了MVRC、MVSIM等ArchPro工具的身影。可以预见，在未来一段时间内，双方阵营势必将围绕低功率标准展开一番激烈的争斗。 |
|
|
|
|
只有小组成员才能发言，加入小组>>
4650个成员聚集在这个小组
加入小组17626.6标准中关于CDN的疑问？以及实际钳注入测试中是否需要对AE和EUT同时接CDN？
6924 浏览 1 评论
3725 浏览 2 评论
10383 浏览 1 评论
3890 浏览 4 评论
3598 浏览 0 评论
819浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
2001
评论
淘帖
916
