完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
我使用了内存接口生成器,在example_top.v中创建了一个接口,它有一对差分信号c3_sys_clk_p,c3_sys_clk_pn。这对信号用于什么,需要哪个频率来自电路板,如果我想用ddr 3在333工作或者
400 MHz。 以上来自于谷歌翻译 以下为原文 I use the memory interface generators ,create a interface,in the example_top.v that have a pair differential signal c3_sys_clk_p,c3_sys_clk_pn.what does this pair signal use for ,which frequency need from the board ,if i want use ddr 3 work in 333 or 400 MHz. |
|
相关推荐
1个回答
|
|
嗨,
可以从链接http://www.xilinx.com/support/documentation/ipmeminterfacestorelement_meminterfacecontrol_mig-v6.htm找到所有MIG相关查询的一站式文档。 有关更多信息,请参阅Virtex6内存用户指南的第139,145页 - http://www.xilinx.com/cn/support/documentation/ip_documentation/mig/v3_92/ug406.pdf 谢谢, 谢谢,AnirudhPS:请将此标记作为答案,以防它有助于解决您的问题。如果帖子引导您找到解决方案,请给予赞誉。 以上来自于谷歌翻译 以下为原文 Hi, The one stop docuemtation for all MIG related queries can be found from the link- http://www.xilinx.com/support/documentation/ipmeminterfacestorelement_meminterfacecontrol_mig-v6.htm. Check Pg 139, 145 of the Virtex6 memory user guide for more information - http://www.xilinx.com/support/documentation/ip_documentation/mig/v3_92/ug406.pdf Thanks, Thanks, Anirudh PS: Please MARK this as an answer in case it helped resolve your query.Give kudos in case the post guided you to a solution. |
|
|
|
只有小组成员才能发言,加入小组>>
2393 浏览 7 评论
2808 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2275 浏览 9 评论
3350 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2443 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
774浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
556浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
399浏览 1评论
1983浏览 0评论
700浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-2 14:57 , Processed in 1.345858 second(s), Total 79, Slave 62 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号