完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
大家好 ！！！！
当我在pll的输出上使用clk divider时出现以下错误。 错误：PACK 2530 ::双数据速率寄存器“oddr2_inst”无法根据需要加入OLOGIC组件。 请帮我这个.... 以上来自于谷歌翻译 以下为原文 Hi all !!!! I got this following error when i use clk divider on the output of pll. ERROR : PACK 2530 ::The dual data rate register "oddr2_inst" failed to join an OLOGIC component as required. please help me regarding this.... 
0
|
|
相关推荐
3个回答
|
|
|
嗨，
你是如何在设计中使用ODDR2的？ ODDR2的输出应通过OBUF输出到输出PAD，ODDR2的输出不能循环回FPGA的内部逻辑。 它应该如下。 谢谢， 迪皮卡。 谢谢，迪皮卡.---------------------------------------------- ---------------------------------------------- Google之前的问题 张贴。 如果某人的帖子回答了您的问题，请将帖子标记为“接受为解决方案”。 如果你看到一个特别好的和信息丰富的帖子，考虑给它Kudos（左边的明星） 在原帖中查看解决方案 以上来自于谷歌翻译 以下为原文 Hi, How are you using the ODDR2 in your design? The outputs of ODDR2 should go to the output PAD's through the OBUF, and the outputs of ODDR2 cannot be looped back into the FPGA's internal logic. It should be like below. Thanks, Deepika. Thanks, Deepika. -------------------------------------------------------------------------------------------- Google your question before posting. If someone's post answers your question, mark the post as answer with "Accept as solution". If you see a particularly good and informative post, consider giving it Kudos (the star on the left)View solution in original post |
|
|
|
|
|
嗨，
你是如何在设计中使用ODDR2的？ ODDR2的输出应通过OBUF输出到输出PAD，ODDR2的输出不能循环回FPGA的内部逻辑。 它应该如下。 谢谢， 迪皮卡。 谢谢，迪皮卡.---------------------------------------------- ---------------------------------------------- Google之前的问题 张贴。 如果某人的帖子回答了您的问题，请将帖子标记为“接受为解决方案”。 如果你看到一个特别好的和信息丰富的帖子，考虑给它Kudos（左边的明星） 以上来自于谷歌翻译 以下为原文 Hi, How are you using the ODDR2 in your design? The outputs of ODDR2 should go to the output PAD's through the OBUF, and the outputs of ODDR2 cannot be looped back into the FPGA's internal logic. It should be like below. Thanks, Deepika. Thanks, Deepika. -------------------------------------------------------------------------------------------- Google your question before posting. If someone's post answers your question, mark the post as answer with "Accept as solution". If you see a particularly good and informative post, consider giving it Kudos (the star on the left) |
|
|
|
|
|
嗨vemulad，
感谢您的指导。问题已经解决。以前我已经从oddr2的输出中获取了信号。 问候 阿图尔。 以上来自于谷歌翻译 以下为原文 Hi vemulad, Thanks for guidance.The issue has been solved .Previously i have taken the signal from the output of oddr2. Regards Atul. |
|
|
|
|
只有小组成员才能发言，加入小组>>
2355 浏览 7 评论
2776 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2245 浏览 9 评论
3321 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2408 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
721浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
515浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
324浏览 1评论
728浏览 0评论
1927浏览 0评论
/7 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
2498
评论
淘帖
2810
