完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
我在Spartan3e汽车FPGA的1.2v引脚上看到1v，可能更低，为1.4变化。
我也无法正确初始化jtag链，Impact看到链中有上述fpga的17个未知设备。 如果上面的fpga不在jtag链中，影响请参见其他jtag芯片。 所以我想知道12.v供应是否是问题？ 以上来自于谷歌翻译 以下为原文 I'm seeing a 1v, maybe a lttle less, to 1.4 variation on the 1.2v pins of a Spartan3e automotive fpga. I also can't initialize the jtag chain correctly, Impact sees 17 unknown devices with the above fpga in the chain. Impact see the other jtag chips correclty if the above fpga is not in the jtag chain. So I'm wondering if the 12.v supply is the problem ? 
0
|
|
相关推荐
4个回答
|
|
|
什么是TFDS？
我查看了Spartan 3数据表ds312和ds635，除了绝对最大值之外没有看到任何规格。 我没有设计pcb或有任何输入。 只是告诉找出为什么不起作用。 以上来自于谷歌翻译 以下为原文 What's TFDS ? I looked in the Spartan 3 datasheets, ds312 and ds635, and didn't see any spec except absolute max. I didn't design the pcb or had any input. Just told to find out why it doesn't work. |
|
|
|
|
|
sjjma写道：什么是TFDS？
我查看了Spartan 3数据表ds312和ds635，除了绝对最大值之外没有看到任何规格。 我没有设计pcb或有任何输入。 只是告诉找出为什么不起作用。 “TFDS”=“精细数据表”。 看起来更封闭。 表76，一般推荐工作条件（DS312 v3.7第12页，2008年4月18日）显示了有效的电源范围。 如果您的供应变化多少，它就会被破坏。 电路板上的监管机构是FPGA还是其他地方？ ----------------------------是的，我这样做是为了谋生。 以上来自于谷歌翻译 以下为原文 sjjma wrote:"TFDS" = "The Fine Data Sheet." Look more closelier. Table 76, General Recommended Operating Conditions (page 121 on DS312 v3.7, 18 Apr 2008) shows the valid power supply ranges. If your supply varies as much as it does, it is broken. Are the regulators on the board with the FPGA or are they elsewhere? ----------------------------Yes, I do this for a living. |
|
|
|
|
|
ds312 ver 3.8的第119页，这就是我所拥有的。
好吧，我是瞎子。 监管机构在船上。 感谢您的快速帮助。我可以管理其余部分。 以上来自于谷歌翻译 以下为原文 Page 119 of ds312 ver 3.8, which is what I have. Ok, I am blind. Regulators are on board. Thanks for the quick help. I can mange the rest. |
|
|
|
|
|
请记住，Vccint电源电流主要由大多数FPGA设计的动态电流决定。
这意味着您需要一些非常接近FPGA电源引脚的低ESR电容。 如果我 不得不猜测，除非你的监管机构属于LDO型，而且过于不稳定 输出电容，在Vccint引脚附近添加一个22uF陶瓷将解决问题。 - Gabor - Gabor 以上来自于谷歌翻译 以下为原文 Remember that the Vccint supply current is dominated by dynamic current for most FPGA designs. This means you need some hefty low ESR capacitors very close to the FPGA power pins. If I had to guess, unless your regulators are of the LDO type that goes unstable with too much output capacitance, adding a 22uF ceramic right near the Vccint pins will fix the problem. -- Gabor -- Gabor |
|
|
|
|
只有小组成员才能发言，加入小组>>
2384 浏览 7 评论
2800 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2264 浏览 9 评论
3336 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2431 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
757浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
547浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
369浏览 1评论
1965浏览 0评论
684浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
910
评论
淘帖
465
