请问Spartan 6是否有类似的应用笔记和电子表格计算器？

否则，是否有一个（相对）简单的算法来计算配置时间（假设它是一个函数ofbits，cclk rate和其他东西？）？
当然有一个简单的算法。
将配置时钟（CCLK）周期乘以配置文件中的位数，然后除以每个CCLK周期内读取的位数（例如，1表示单位串行，8表示8位并行，等等）
）。
器件系列数据表为每个“配置”设置提供最小和最大CCLK频率（当然，这仅适用于主串行或主并行配置模式）。
在其中一种从配置模式下，相同的数据表还提供了外部设备提供的最大CCLK频率。
预配置重置和设置有一些额外的时间，并且有一些时间用于后配置数据初始化。
这些在设备系列配置用户提示中提到。
在大多数情况下，读取配置数据所花费的时间是总配置时间的（非常）主要组成部分。
- 鲍勃埃尔金德
签名：新手的自述文件在这里：http：//forums.xilinx.com/t5/New-Users-Forum/README-first-Help-for-new-users/td-p/219369总结：1。
阅读手册或用户指南。
你读过手册了吗？
你能找到手册吗？2。
搜索论坛（并搜索网页）以寻找类似的主题。
不要在多个论坛上发布相同的问题。
不要在别人的主题上发布新主题或问题，开始新的主题！5。
学生：复制代码与学习设计不同.6“它不起作用”不是一个可以回答的问题。
提供有用的详细信息（请与网页，数据表链接）.7。
您的代码中的评论不需要支付额外费用。
我没有支付论坛帖子的费用。
如果我写一篇好文章，那么我一无所获。



以下为原文

Otherwise, is there a (relatively) simple algorithm to calculate config times (assuming it is a function of bits, cclk rate and something else?)?
 
Of course there is a simple algorithm.  Multiply the config clock (CCLK) period by the number of bits in the configuration file, and then divide by the number of bits which are read in each CCLK period (e.g. 1 for single-bit serial, 8 for 8-bit parallel, etc.).
 
The device family datasheet provides min and max CCLK frequency for each 'configrate' setting (this applies only to master serial or master parallel configuration modes, of course).  The same datasheet also provides maximum CCLK frequency when provided by an external device, in one of the slave configuration modes.
 
There is some additional time for pre configuration reset and setup, and some time for post-config-data initialisation.  These are mentioned in the device family confiiguration user quide.  In most cases, the time spent reading configuration data is the (very) dominant component of total configuration time.
 
-- Bob Elkind
SIGNATURE:
README for newbies is here: http://forums.xilinx.com/t5/New-Users-Forum/README-first-Help-for-new-users/td-p/219369

Summary:
1. Read the manual or user guide.  Have you read the manual? Can you find the manual?
2. Search the forums (and search the web) for similar topics.
3. Do not post the same question on multiple forums.
4. Do not post a new topic or question on someone else's thread, start a new thread!
5. Students: Copying code is not the same as learning to design.
6 "It does not work" is not a question which can be answered. Provide useful details (with webpage, datasheet links, please).
7. You are not charged extra fees for comments in your code.
8. I am not paid for forum posts.  If I write a good post, then I have been good for nothing.

这个主题有一些治疗（过时但仍然有用）：
http://www.xilinx.com/support/documentation/application_notes/xapp457.pdf（在兼容PCI应用中为Spartan-3系列FPGA供电和配置）
我个人通常使用ADEPT来回答“配置需要多长时间？”
题：
http://myadeptblog.blogspot.com/2009/11/special-pin-setup-window_11.html
http://sites.google.com/site/adepthome/
干杯，
BT



以下为原文

There is some treatment (dated but still useful) of this subject here:
http://www.xilinx.com/support/documentation/application_notes/xapp457.pdf (Powering and Configuring Spartan-3 Generation FPGAs in Compliant PCI Applications)
 
Personally I generally use ADEPT to answer the "how long will it take to configure?" question:
http://myadeptblog.blogspot.com/2009/11/special-pin-setup-window_11.html
http://sites.google.com/site/adepthome/
 
Cheers,
bt
 

您还应该包括上电复位时间Tpor，该时间从5到40毫秒不等（参见DS162中的表47）。
在Spartan6中，内部CCLK频率的精度为50％，但您可以通过将外部时钟连接到USERCCLK引脚来改善这一点。
我使用了一个具有2％频率精度的小型LTC1799振荡器。
巴里



以下为原文

You should also include the power-on reset time, Tpor, which varies from 5 to 40 msec (see Table47 in DS162).
 
In Spartan6, the internal CCLK frequency has an accuracy of 50%, but you can improve this by connecting an external clock to the USERCCLK pin.  I have used a little LTC1799 oscillator which has 2% frequency accuracy.
 
Barry

谢谢你的建议，巴里
----------“我们必须学会做的事情，我们从实践中学习。”
- 亚里士多德



以下为原文

Thanks for the advice, Barry----------
"That which we must learn to do, we learn by doing." - Aristotle