完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
在高速数字电路系统中,传输线上阻抗不匹配会造成信号反射,并出现过冲、下冲和振铃等信号畸变,而当传输线的时延TD大于信号上升时间RT的20%时,反射的影响就不能忽视了,不然将带来信号完整性问题。减小反射的方法为;根据传输线的特性阻抗在其驱动端串联电阻使源阻抗与传输线阻抗匹配,或者在接收端并联电阻使负载阻抗与传输线阻抗匹配,从而使源反射系数或者负载反射系数为零。常用的端接方式为:串联端接、简单的并联端接、戴维宁端接、RC网络端接和二极管端接等
|
|
只有小组成员才能发言,加入小组>>
12515 浏览 0 评论
3887 浏览 7 评论
2145 浏览 9 评论
1903 浏览 2 评论
7812 浏览 0 评论
245浏览 2评论
282浏览 1评论
297浏览 1评论
AD7656在没有输入信号时,测量输入端都会有几mV至几十mV的电压,怎么消除呢?
259浏览 1评论
249浏览 1评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-6-24 02:41 , Processed in 0.808277 second(s), Total 74, Slave 54 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号