JTAG编程失败

你好！
我在定制板上有一个Spartan-3AN（XC3S50AN），我试图通过JTAG配置（现在只是FPGA，而不是SPI闪存）。
JTAG电缆是Parallel Cable 3克隆（http://www.sparkfun.com/products/8460）。
我能够初始化链，并且正确检测到FPGA（唯一的设备）。
但是，当我尝试编写一个简单的比特流（将8位输入直接连接到8位输出）时，它总是失败并且“编程终止.DONE没有变高”。
这是完整的输出 -
信息：iMPACT  - 当前时间：3/20/2011 5:20:48 PM
// *** BATCH CMD：程序-p 1 -onlyFpga
PROGRESS_START  - 开始操作。
此器件链的最大TCK工作频率：0。
验证链......
边界扫描链成功验证。
更新配置文件Z：/chopper/vhdl/quadrocopter/quadrocopter/main.bit ...
'1'：编程设备......
LCK_cycle = NoWait。
LCK周期：NoWait
完成。
'1'：读取状态寄存器内容......
CRC错误：0
写入FDRI时，IDCODE未经过验证：0
DCM已锁定：0
GTS_CFG_B的状态：0
GWE的状态：0
GHIGH的状态：0
VSEL​​引脚0：0的值
VSEL​​引脚1的值为0
VSEL​​引脚2的值：0
MODE引脚M0的值：0
MODE引脚M1的值：0
MODE引脚M2的值：0
CFG_RDY（INIT_B）的值：0
来自Done Pin的DONEIN输入：0
未找到SYNC字：0
信息：iMPACT：2219  - 状态寄存器值：
信息：iMPACT  -  0000 0000 0000 0000
信息：iMPACT：579  - '1'：已完成将位文件下载到设备。
信息：iMPACT：188  - '1'：编程成功完成。
LCK_cycle = NoWait。
LCK周期：NoWait
信息：iMPACT  - '1'：检查完成的针......完成。
'1'：编程终止。
完成没有高涨。
PROGRESS_END  - 结束操作。
经过的时间= 2秒。
M2：0的值也不正确。
对于内部闪光灯，它们应为“011”。
看起来FPGA的所有输出都是0，尽管它以某种方式设法识别自己。
我搜索了JTAG信号，它们看起来都非常干净。
我不认为JTAG信号完整性会成为问题，因为时钟速率非常慢（并行电缆III为200kHz）。
有人可以说明我可以开始调试的地方吗？
这是原理图的FPGA部分 -

非常感谢！
附加信息：
DONE浮动（设置了DriveDone）。
M2：1是“011”
用10K将PROG_B上拉至3.3V
PUDC_B已接地
Vccaux和Vccio均为3.3V
JTAG引脚直接连接到接头



以下为原文

Hello!

I have a Spartan-3AN (XC3S50AN) on a custom board that I'm trying to configure through JTAG (just FPGA for now, not SPI flash).

The JTAG cable is a Parallel Cable 3 clone (http://www.sparkfun.com/products/8460).

I was able to initialize the chain, and the FPGA (the only device) is detected correctly.

However, when I try to program a trivial bitstream (connects 8 bit input directly to 8 bit output), it always fails with "Programming terminated. DONE did not go high.".

Here is the complete output -

INFO:iMPACT - Current time: 3/20/2011 5:20:48 PM// *** BATCH CMD : Program -p 1 -onlyFpga PROGRESS_START - Starting Operation.Maximum TCK operating frequency for this device chain: 0.Validating chain...Boundary-scan chain validated successfully.Updating config file Z:/chopper/vhdl/quadrocopter/quadrocopter/main.bit...'1': Programming device... LCK_cycle = NoWait.LCK cycle: NoWaitdone.'1': Reading status register contents...CRC error                                                                  :         0IDCODE not validated while writing FDRI                                    :         0DCM Locked                                                                 :         0status of GTS_CFG_B                                                        :         0status of GWE                                                              :         0status of GHIGH                                                            :         0value of VSEL pin 0                                                        :         0value of VSEL pin 1                                                        :         0value of VSEL pin 2                                                        :         0value of MODE pin M0                                                       :         0value of MODE pin M1                                                       :         0value of MODE pin M2                                                       :         0value of CFG_RDY (INIT_B)                                                  :         0DONEIN input from Done Pin                                                 :         0SYNC word not found                                                        :         0INFO:iMPACT:2219 - Status register values:INFO:iMPACT - 0000 0000 0000 0000 INFO:iMPACT:579 - '1': Completed downloading bit file to device.INFO:iMPACT:188 - '1': Programming completed successfully. LCK_cycle = NoWait.LCK cycle: NoWaitINFO:iMPACT - '1': Checking done pin....done.'1': Programming terminated. DONE did not go high.PROGRESS_END - End Operation.Elapsed time =      2 sec.

The values of M2:0 are also incorrect. They should be "011" for internal flash. It looks like all output from the FPGA is 0, though it somehow managed to identify itself.

I scoped the JTAG signals, and they all look very clean. I didn't think JTAG signal integrity would be a problem anyways as the clock rate is very slow (200kHz for Parallel Cable III).

Can someone please shed some light on where I can start to debug this?

Here is the FPGA part of the schematic -


Many thanks!

Additional info:
DONE is floating (with DriveDone set).
M2:1 is "011"
PROG_B is pulled up to 3.3V with 10K
PUDC_B is grounded
Vccaux and Vccio are all 3.3V
JTAG pins are connected directly to the header