完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
请问:ADC的静态指标有专用的分析工具吗?该指标很少在评估ADC指标时使用,是否该指标不重要,应用中什么情况下需要评估该指标?
另外ADC的SNR = 6.02*N + 1.76 +10*log10(fs/2BW) 当被采样信号为单音时 该BW为多少? 谢谢! |
|
相关推荐
7 个讨论
|
|
wangchao28 发表于 2019-5-27 12:51 谢谢您的回复。是不是可以这样理解:例如fs为96M,BW为4.8M,那FPGA数字滤波器的增益为10dB 另外,处理增益为10dB时,FPGA内部的数字滤波器的阻带抑制要达到多少才能保证其处理增益达到10dB? 谢谢。 |
|
|
|
|
|
胡bbs4 发表于 2019-5-27 13:17 你这是属于高速ADC应用了。 应该这么分析: FS=96M BW=4.8M,所以Nyquist Zone BW=96M/2=48MHz 假设该高速ADC给出的Nyquist Zone内SNR值是66 dBFS,那么对于ADC来说你真实的信号带宽SNR值就是66+10lg(48/4.8)=76dBFS. 你输入的4.8M的信号幅度必须大于-76dBFS 。否则你输入的信号就会被ADC底噪淹没,无法解调。 这个10dB的处理增益与FPGA滤波器数字增益无关,是纯粹的ADC带宽换算增益。真正意义上的处理增益应该是系统信号的解调处理增益。 以WCDMA为例,其处理增益为10*lg(3.84M/12.2k)=25dB, 其解调门限为6。这意味着WCDMA信号可以比噪声低25-6=19dB,依然可以解调。但是该前提是WCDMA信号进入ADC时,信号强度必须大于ADC 3.84M带宽对应的噪声+解调门限。 这些增益都与FPGA完全无关,也无需FPGA来保证。FPGA的阻带滤波器是排除干扰信号用的,抑制度越高越好,具体看你的FPGA可利用资源有多少。 |
|
|
|
|
|
这个10dB的处理增益,应该是FPGA的数字滤波器把fmax~fs/2范围内的噪声滤除后,噪声变为滤除前的fmax / (fs/2) 倍 而引起的吧?这样理解应该是和FPGA的滤波器有关? “以WCDMA为例,其处理增益为10*lg(3.84M/12.2k)=25dB, 其解调门限为6。这意味着WCDMA信号可以比噪声低25-6=19dB,依然可以解调。但是该前提是WCDMA信号进入ADC时,信号强度必须大于ADC 3.84M带宽对应的噪声+解调门限。” 上述的“但是该前提是WCDMA信号进入ADC时,信号强度必须大于ADC 3.84M带宽对应的噪声+解调门限。” 怎么理解?此时不考虑处理增益吗? 谢谢! |
|
|
|
|
|
胡bbs4 发表于 2019-5-27 13:38 指标书上测得的SNR是ADC整个奈奎斯特域噪声的积分值。是个合值,并非你对应带宽的的底噪值。 简单来说,假设ADC噪声密度是-150dBFS/Hz, 采样为200MHz,那么其SNR就是150 - 10lg(200M/2)= 70. 而你实际信号带宽只有5M,所以你在ADC里面对应的真实信号底噪应该是-150+10lg5M=-83dBFS@5MHz. 这里83-70=13dB的增益只是带宽换算增益,在ADC内部就存在的。FPGA所做的数字滤波器处理是将这5M以外的东西全部滤除(不止是底噪还有其它的阻塞信号与干扰信号)。不存在所谓的处理增益。处理增益是对调制信号的数据率换算而言的。WCDMA信号数据率是3.84M,而其码域最后处理数据是12.2k,所以才有这个高达25dB的处理增益。这个处理增益是不以你FPGA或ADC的设置而变化转移的,是这种信号算法所具有的固定处理增益。例如WCDMA双载波是7.68M带宽,但是其处理增益依然是25dB(因为此时数据率变成了2*12.2k),并不是你FPGA把滤波器带宽增加了一倍,其处理增益就会跟着变化的。所以所谓信号处理增益和FPGA滤波器是无直接关系的。 第二问题,要考虑处理增益。只是考虑的方式不同。 假设ADC的噪声密度是-150dBFS/Hz,其3.84MHz对应的噪声是-84dBFS@3.84MHz. 本来由于WCDMA固有的25dB处理增益与6dB解调门限,在无其它干扰信号的前提下只要输入WCDMA信号的功率大于-174(常温热噪声)+ 10lg3.84M (换算成WCDMA带宽的热噪声) - 25(固有处理增益)+6(解调门限) =-127dBm即可解调。 但是这是不可能的,因为ADC对应WCDMA信号的底噪是-84,算上满量程+7dBm(ADC输入100Ω阻抗匹配), 对应的底噪就是-77dBm。如果输入的有用信号小于-77dBm就直接被ADC的噪声给覆盖了,信号根本无法解调还原出来。这就是为什么在无线通信里面,ADC前面要加大量增益并尽可能降低噪声系数的原因。目的就是尽可能的降低ADC底噪的影响。当然这是针对小信号而言,对于大信号反正,输入信号大于-77dBm了,ADC可以还原原始的输入信号了。 |
|
|
|
|
|
只有小组成员才能发言,加入小组>>
NA555DR VCC最低电压需要在5V供电,为什么用3.3V供电搭了个单稳态触发器也使用正常?
677 浏览 3 评论
MSP430F249TPMR出现高温存储后失效了的情况,怎么解决?
599 浏览 1 评论
对于多级放大电路板,在PCB布局中,电源摆放的位置应该注意什么?
1052 浏览 1 评论
736 浏览 0 评论
普中科技F28335开发板每次上电复位后数码管都会显示,如何熄灭它?
523 浏览 1 评论
请问下tpa3220实际测试引脚功能和官方资料不符,哪位大佬可以帮忙解答下
160浏览 20评论
请教下关于TAS5825PEVM评估模块原理图中不太明白的地方,寻求答疑
123浏览 14评论
在使用3254进行录音的时候出现一个奇怪的现象,右声道有吱吱声,请教一下,是否是什么寄存器设置存在问题?
125浏览 13评论
TLV320芯片内部自带数字滤波功能,请问linein进来的模拟信号是否是先经过ADC的超采样?
122浏览 12评论
TPA6304-Q1: TPA6304 两片公用一组I2C的话,其中一片配置不成功怎么办
167浏览 10评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-11-23 21:00 , Processed in 0.841806 second(s), Total 55, Slave 49 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号