[资料]

在PCB设计中的时钟线和布线规则

2019-5-21 09:34:14 3477 时钟线布线规则

0 一、时钟线要求（1）时钟驱动器布局在PCB中心而非电路板外围，布局尽量靠近，走线圆滑、短，非直角、非T形，布线可选4~8mil，过窄会导致高频信号衰减，并降低信号之间电容性耦合。（2）避免时钟之间、与信号之间的干扰，避免几种信号平行布线，必要时采用GND屏蔽层包裹隔离，不同时钟或信号之间间距 30mil以上，可放在GND和VCC层之间（3）时钟信号尽量不采用跨界分割平面（4）若时钟线有过孔，在过孔相邻位置加旁路电容，确保换层后，参考层的高频电流回路连续。旁路电容所在电源层要是过孔穿过的电源层，并尽可能靠近过孔，建议不超过300mil （5）上下拉电阻放在靠近时钟源芯片（6）阻抗匹配、等长（7）不要驱动其他时钟二、布线（1）时钟晶振：时钟线先经过负载电容，再到达晶振，周围打孔，GND屏蔽（2）同源时钟：时钟线的并联匹配电阻靠近负载芯片，串联电阻靠近时钟芯片或者CPU 0 PCB设计--时钟线要求和布线.pdf 38 Bytes , 下载次数: 21
举报淘帖0 只看该作者最近下载过的用户(15) 相关推荐 • PCB布线规则解析 593 • PCB小识——DDR布线规则与过程 39733 • PCB的布局布线规则 9639 • 在高速的PCB设计中的走线规则是什么 2877 • PCB设计中，有哪些布线规则？ 3456 • pcb设计布线技巧十规则 1396 • PCB设计中的高频电路布线技巧与规则 1641 • PCB电源线和地线的布线规则 3651 • pcb布线规则（2） 5012 • PCB布线规则 8220