完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
spartan3器件,ISE webpackI有2个相同的输出引脚,由相同的逻辑驱动(组合)如果我接受Inputpin1并将其反转然后将其直接连接到outputpin1并且它在FPGA中正常工作,那么我对inputpin2 - 逆变器也这样做 -
outputpin2但是对于这种情况它不起作用我试图将一个不同的组合逻辑连接到ouputpin2它的工作原理 - >它不是pinHas之前有没有看过这种行为? 以上来自于谷歌翻译 以下为原文 spartan3 device, ISE webpack I have 2 identical output pins driven by identical logic (combinatorial) If I take Inputpin1 and invert it and then connect it directly to the outputpin1 and it works fine in the FPGA, then I do the same for inputpin2 -inverter-outputpin2 but for this case it does not work I tried conecting a different combinatorial logic to ouputpin2 an it works -> it is not the pin Has any one seen this behavior before? |
|
相关推荐
1个回答
|
|
“我尝试将一个不同的组合逻辑联合起来,以便它能够工作 - >它不是引脚”
这证明它不是输出引脚。 你看过inputpin2了吗? 可能的问题 可能是.ucf文件中的引脚分配,IO标准,Vcco(如果它不在同一个库中) inputpin1)。 试试inputpin2-inverter-outputpin1 ...... HTH, 的Gabor - Gabor 以上来自于谷歌翻译 以下为原文 "I tried conecting a different combinatorial logic to ouputpin2 an it works -> it is not the pin" This just proves it's not the output pin. Have you looked at inputpin2? Possible problems could be pin assignment in the .ucf file, IO standard, Vcco (if it's not in the same bank as inputpin1). Try inputpin2-inverter-outputpin1... HTH, Gabor -- Gabor |
|
|
|
只有小组成员才能发言,加入小组>>
2385 浏览 7 评论
2800 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2264 浏览 9 评论
3336 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2433 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
763浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
548浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
378浏览 1评论
1971浏览 0评论
688浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-11-26 23:16 , Processed in 1.187105 second(s), Total 77, Slave 60 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号