基于PC/104设计与实现ARINC429接口模块

电子

引言

ARINC429总线是当代运输机、军用飞机、商用飞机和民航客机中常用的总线之一，是航空电子设备之间传输数字信息的航空工业标准。该总线上各子系统必须通过ARINC429接口才能相互通信，从而共同完成对飞机的控制、操纵、信息综合和导航的任务。因此，开发ARINC429接口模块十分必要。然而，使用普通PC机开发ARINC429接口模块，体积大，功耗高。PC/104系统作为嵌入式PC的一种，在软件和硬件上均与标准的台式PC(PC/AT)完全兼容，但它具有体积小、功耗低、可靠性高、工作温度范围宽、紧固堆叠方式安装、抗震性好等突出优点，因此是开发ARINC429接口模块的理想平台。早期使用分立元件开发ARINC429接口模块，不仅电路复杂，集成度低，开发周期长，而且性能差，可靠性低。为此，本文采用价格低、集成度高的FPGA配合高性能的HS-3282/HS-3182芯片组来设计与实现ARINC429接口模块。

ARINC429总线简介

ARINC429规范由美国航空无线电公司于1977年推出，其全称为“数字信息传输系统(DITS：Digital Information Transfer System)，Mark33”，它是专为航空电子设备之间传输数字信息而制定的航空运输工业标准。目前，ARINC429已广泛应用在波音(Boeing)系列飞机(B727、B737、B747、B757、B767)、贝尔直升机以及欧洲空中客车Air2bus(A310/A320和A330/A340)等机种。我国的惯导系统也以ARINC429为主要通信总线。

ARINC429中数据字为32位，分为5段：标号(Label)、源/目标识别码(SDI)、数据区(Data)、符号状态位(SSM)和奇偶校验位(Parity)。32位的数据以脉冲形式通过屏蔽双绞线串行发送，并采用双极归零调试方式，发送的脉冲有三种电平：高电平(+10V)，中电平(0V)，低电平(-10V)。高电平表示逻辑1，低电平表示逻辑0，中电平为发送自身时钟脉冲，如图1所示。字与字之间由4位间隔分开，作为同步信息。ARINC429规定了两种传输速率：一种为高速100Kbit/s，另一种为低速12～14.5Kbit/s。通常高速用于军用飞机中，低速用于民用飞机中。



ARINC429接口模块的硬件设计

设计思路

PC/104系统支持8位或16位的并行数据，而ARINC429总线上传输的是32位的串行数据，且使用的是三态码双极归零的差分信号。为此，接口模块在收发数据时首先要进行串并转换和电平转换，工业标准ARINC429芯片组HS-3282/HS23182可完成此功能。其次，由于发送和接收可并行独立工作，故需要一个核心控制逻辑来调度发送和接收过程。另外，HS-3282支持一发两收，核心控制逻辑还要负责对两个接收通道进行通道选择和通道切换。当一个通道出现故障时，核心控制逻辑要实时激活另一个备份通道。此外，为了保证数据收发的实时性，减少对主程序的干预，硬件上还应支持一些中断处理，该部分也由核心控制逻辑负责。最后，笔者还构造了一组寄存器，便于主机查询和控制。以上所有这些操作均在PC/104接口逻辑的控制下进行。根据以上思路，笔者设计的ARINC429接口模块结构如图2所示。在该图中，除了HS-3282/HS-3182芯片组之外，所有的逻辑均在一片FPGA中实现。



具体实现

(1)PC/104接口逻辑：负责对PC/104的地址总线和控制总线进行译码以产生相应的命令。由于设备地址可能产生冲突，故需在接口模块中设定跳线以便灵活地改变地址空间。

(2)接收逻辑：当检测到有数据到来时，HS-3282会自动进行串并转换并锁存数据，这时或有效。该信号触发FPGA内部的接收逻辑将数据存放在相应的FIFO中(每个接收通道对应一个FIFO)。当主机需要数据时可从FIFO中读取。若PC/104设置成16位工作方式，则FIFO的宽度相应的也设计成16位，这样，主程序可通过连续读两次FIFO来组成一个32位数。每个FIFO的深度均可编程。

(3)发送逻辑：HS-3282本身自带一个8×32的发送FIFO，当发送数据时，数据首先写入该FIFO，只有启动发送时(ENTX信号有效)，数据才从发送FIFO中真正发出去。数据发送过程期间，主程序不能向该FIFO写数据，直到FIFO中数据全部发送完毕(TXR有效)为止。

(4)核心控制逻辑：发送过程和接收过程之间的调度可采用固定时间片轮转法。当有服务请求并且处于服务时间内，则进行相应的发送或接收，否则，等待下一次轮转。通道的切换可通过FPGA内部的一个通道屏蔽寄存器来实现。当有数据到来、接收FIFO非空或超过设定阈值、发送FIFO为空时，都可能引发中断，核心控制逻辑负责当中断源有效时把相应的IRQ置位。

(5)寄存器组：包括中断屏蔽寄存器、中断状态寄存器、接收FIFO阈值寄存器、通道屏蔽寄存器等。它们都可通过利用FPGA内部的触发器来实现。主机可通过查询或置位相应的寄存器来进行控制。


(6)其他辅助逻辑：包括复位HS-3282并设置其工作方式、清FPGA内部的接收FIFO、读取各个FIFO空满状态以及设置输入时钟分频系数等。

ARINC429接口模块的软件设计

软件采用简捷方便的标准C语言进行编制，主要完成初始化和数据收发功能。

初始化

初始化主要完成的工作：①复位HS-3282和FPGA内部的接收FIFO;②设置HS-3282输入时钟的分频系数，使其能提供给HS-32821M的输入时钟;③选择通道;④设置控制字，包括设置字长(32位或25位)、收发频率、奇偶校验、自测试等;⑤设置工作方式，选择是中断发送/接收还是查询发送/接收。

数据发送

搜索历史

基于PC/104设计与实现ARINC429接口模块

相关推荐

评论

精选推荐

浏览过的版块

站长推荐 /6