完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
大家好，
可以使用此代码直接比较两个签名信号吗？ 信号depth_mem_scaled：signed（31 downto 0）：= to_signed（0,32）; - 用于深度mem缩放存储信号的32位1样本depth_mem_stored：signed（31 downto 0）：= to_signed（0,32）; - 用于深度mem缩放存储的32位1样本 过程（CLK） 开始 如果rising_edge（clk）那么 if（depth_mem_scaled> depth_mem_stored）然后（...）结束if; 结束如果;结束过程; 我试过这个，但似乎没有用。 我认为可能在ISE（正数和负数）中没有正确地完成两个有符号信号之间的比较。 我使用的是IEEE.NUMERIC_STD.ALL; 最好的祝福， 幸运 以上来自于谷歌翻译 以下为原文 Hello everybody, could two signed signals be compared directly using this code? signal depth_mem_scaled : signed(31 downto 0) := to_signed(0, 32); -- 32-bit 1 sample for depth mem scaled storage signal depth_mem_stored : signed(31 downto 0) := to_signed(0, 32); -- 32-bit 1 sample for depth mem scaled storage process(clk) begin if rising_edge(clk) then if ( depth_mem_scaled > depth_mem_stored ) then (...) end if; end if; end process; I have tried this but doesn't seem to work. I have thought that maybe the comparison between two signed signals is not properly done in ISE (positive and negative numbers). I am using the use IEEE.NUMERIC_STD.ALL; Best regards, Lucky 
0
|
|
相关推荐
3个回答
|
|
|
我终于测试了它，它运行正常。
起初我很困惑，因为它似乎没有正常工作，但问题是另一个问题。 事实上，我在numeric_std中搜索并且签名的比较包含在这个包中，所以一切都很好。 最好的祝福， 幸运 在原帖中查看解决方案 以上来自于谷歌翻译 以下为原文 I have finally tested this and it was working properly. I was confused at first because it doesn't seem to be working properly, but the problem was a different one. In fact, I searched inside numeric_std and the signed comparison is included in this package, so everything is ok. Best regards, Lucky View solution in original post |
|
|
|
|
|
lcasado写道：
我试过这个，但似乎没有用。 我认为可能在ISE（正数和负数）中没有正确地完成两个有符号信号之间的比较。 定义“不起作用”。 你有模拟设计吗？ ----------------------------是的，我这样做是为了谋生。 以上来自于谷歌翻译 以下为原文 lcasado wrote:Define "doesn't work." Have you simulated the design? ----------------------------Yes, I do this for a living. |
|
|
|
|
|
我终于测试了它，它运行正常。
起初我很困惑，因为它似乎没有正常工作，但问题是另一个问题。 事实上，我在numeric_std中搜索并且签名的比较包含在这个包中，所以一切都很好。 最好的祝福， 幸运 以上来自于谷歌翻译 以下为原文 I have finally tested this and it was working properly. I was confused at first because it doesn't seem to be working properly, but the problem was a different one. In fact, I searched inside numeric_std and the signed comparison is included in this package, so everything is ok. Best regards, Lucky |
|
|
|
|
只有小组成员才能发言，加入小组>>
2427 浏览 7 评论
2828 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2295 浏览 9 评论
3377 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2467 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1276浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
592浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
455浏览 1评论
2010浏览 0评论
736浏览 0评论
/7 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
729
评论
淘帖
3253
