完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
你好,
我想在HLS中实现反向输入和自然输出算法。 但是,结果始终是: 我的代码是: void reverse_fft(compnum xin [FFT_SIZE]) { const int LH =(FFT_SIZE >> 1); int i,j = LH,k,flag; compnum T; 对于(I = 1; I> 1; } 当J = J + K; } } 为什么?我做了什么? 谢谢,新年快乐! 以上来自于谷歌翻译 以下为原文 Hello, I want ro realize the reverse input and natural output algorithm in HLS. However,the results are always : And my code is: void reverse_fft(compnum xin[FFT_SIZE]){ const int LH=(FFT_SIZE>>1); int i,j=LH,k,flag; compnum T; for(i=1;i<=FFT_SIZE-2;i++) { if(i Thank you!Happy New Year! |
|
相关推荐
2个回答
|
|
你是否模拟了你的代码并验证它实际上是否有效,即对一些输入数据进行FFT?
这应该是你的第一个目标。 我不确定你需要什么样的FFT,但用C编码并要求HLS给你RTL可能不会非常有效。 FFT是一种非常着名的算法,具有许多现有的优化设计。 最好使用其中一个。 您是否尝试推断Xilinx FFT内核? - 如果提供的信息有用,请将答案标记为“接受为解决方案”。给予您认为有用且回复的帖子。 以上来自于谷歌翻译 以下为原文 Did you simulate your code and verified it actually works ie does FFT on some input data? That should be your first goal. I am not sure what kind of FFT you need but coding it in C and asking HLS give you RTL is probably not going to be very efficient. FFT is a very well-known algorithm with a lot of existing optimized designs. It's better to use one of them. Did you try inferring the Xilinx FFT core ?- Please mark the Answer as "Accept as solution" if information provided is helpful. Give Kudos to a post which you think is helpful and reply oriented. |
|
|
|
这是因为你有一段时间(i
我的代码是: void reverse_fft(compnum xin [FFT_SIZE]) { const int LH =(FFT_SIZE >> 1); int i,j = LH,k,flag; compnum T; 对于(I = 1; I> 1; } 当J = J + K; } } 为什么?我做了什么? 谢谢,新年快乐! 干杯,吉姆 以上来自于谷歌翻译 以下为原文 This is because you have a while(i High-Level Synthesis cannot determine the tripcount in some cases. These cases include, for example, those in which the variables used to determine the tripcount are: • Input arguments, or • Variables calculated by dynamic operation In those cases, the loop latency might be unknown. http://www.xilinx.com/support/documentation/sw_manuals/xilinx2013_4/ug902-vivado-high-level-synthesis.pdf (best viewed in Document Navigator). smileworker2012 wrote: Cheers, Jim |
|
|
|
只有小组成员才能发言,加入小组>>
2416 浏览 7 评论
2821 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2292 浏览 9 评论
3372 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2459 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
1141浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
581浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
447浏览 1评论
2002浏览 0评论
726浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-22 13:14 , Processed in 1.314435 second(s), Total 82, Slave 63 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号