完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
嗨,大家好。
我的设计使用了大约50%的spartan6 xc6slx16资源,我的设计工具是ise,设计语言是vhdl。 它花了我大约1.5小时来生成新的编程文件(主要是按地图成本),这让我感到困扰,因为当我改变设计,即使是一个微小的变化,我必须等待大约1.5小时才能看到结果或 调试它。 (我的电脑是intel core duo cpu e7400,2.8GHz,2G ram) 那么有没有办法减少地图时间? 我认为平面图可以将功能块固定到指定的硬件区域,所以如果我的设计中有20个块,而我只改变其中的1个块,那么剩下的19个块会被重新映射吗? 以上来自于谷歌翻译 以下为原文 hi, everyone. i have a design using about 50% resource of spartan6 xc6slx16, my design tool is ise and design language is vhdl. it cost me almost 1.5 hours to generate new programming file( mostly cost by map), it bothers me because when i change the design, even it is a tiny change, i must wait almost 1.5 hours before i can see the result or debug it. (my pc is intel core duo cpu e7400, 2.8GHz, 2G ram) so is there a way i can reduce the map time ? i head that the floorplan can fix the function block to the appointed hardware aera, so if i have 20 blocks in my design, and i only change 1 of them, will the rest 19 blocks be remapped? |
|
相关推荐
3个回答
|
|
嗨,
这里有两个选项可以减少运行时间: 1.使用Smartguide选项(提供旧的placement.ncd作为参考)。 有关更多信息,请访问http://www.xilinx.com/support/documentation/sw_manuals/xilinx14_1/devref.pdf 2.使用布局规划。 i..e,使用planAhead按区域约束设计中的子时钟。 有关更多信息,请访问http://www.xilinx.com/training/free-video-courses.htm 谢谢。 -------------------------------------------------- ------------------------------------------您是否尝试在Google中输入问题? ? 如果没有,你应该在发布之前。 此外,MARK这是一个答案,以防它有助于解决您的查询/问题。给予帮助您找到解决方案的帖子。 在原帖中查看解决方案 以上来自于谷歌翻译 以下为原文 Hi, You have two options here to reduce your run time: 1. Using Smartguide option (providing the old placed.ncd as reference). For more information, see http://www.xilinx.com/support/documentation/sw_manuals/xilinx14_1/devref.pdf 2. Using floorplanning. i..e, using planAhead by area constraining sub-clocks in your design. for more information, see http://www.xilinx.com/training/free-video-courses.htm Thanks. -------------------------------------------------------------------------------------------- Have you tried typing your question in Google? If not you should before posting. Also, MARK this is as an answer in case it helped resolve your query/issue.Give kudos to the post that helped you to find the solution.View solution in original post |
|
|
|
嗨,
这里有两个选项可以减少运行时间: 1.使用Smartguide选项(提供旧的placement.ncd作为参考)。 有关更多信息,请访问http://www.xilinx.com/support/documentation/sw_manuals/xilinx14_1/devref.pdf 2.使用布局规划。 i..e,使用planAhead按区域约束设计中的子时钟。 有关更多信息,请访问http://www.xilinx.com/training/free-video-courses.htm 谢谢。 -------------------------------------------------- ------------------------------------------您是否尝试在Google中输入问题? ? 如果没有,你应该在发布之前。 此外,MARK这是一个答案,以防它有助于解决您的查询/问题。给予帮助您找到解决方案的帖子。 以上来自于谷歌翻译 以下为原文 Hi, You have two options here to reduce your run time: 1. Using Smartguide option (providing the old placed.ncd as reference). For more information, see http://www.xilinx.com/support/documentation/sw_manuals/xilinx14_1/devref.pdf 2. Using floorplanning. i..e, using planAhead by area constraining sub-clocks in your design. for more information, see http://www.xilinx.com/training/free-video-courses.htm Thanks. -------------------------------------------------------------------------------------------- Have you tried typing your question in Google? If not you should before posting. Also, MARK this is as an answer in case it helped resolve your query/issue.Give kudos to the post that helped you to find the solution. |
|
|
|
嗨,
几个问题 0)观察控制台日志并检查地图占用最大时间的步骤。 我想应该有一些步骤可能需要比预期更长的时间。 1)您使用的是哪种ISE版本? 试试最新的ISE 14.7版本。 2)检查您的代码是否有任何不正确的编码实践。 这有时会导致循环,从而增加编程。 3)您使用的是哪种操作系统? 4)使用此邮件附加您的地图设置文件(.map,.mrp),这可以为我们提供任何可以帮助您获得更快速度的设置的线索。 5)尝试使用地图设置(您认为不需要)并检查它是否提高了速度。 谢谢,AnirudhPS:请将此标记作为答案,以防它有助于解决您的问题。如果帖子引导您找到解决方案,请给予赞誉。 以上来自于谷歌翻译 以下为原文 Hi, Few questions 0) Observe the console log and check at which step the map takes the largest time. I guess there should be some step which might be taking longer than expected. 1) Which ISE version are you using? Try the latest ISE 14.7 version. 2) Check your code for any improper coding practises. This sometimes causes looping which can increase the programming. 3) Which operating system are you using? 4) Attach your map settings file(.map, .mrp), with this mail which can give us a clue on any settings which can help you achieve better speed. 5) Try to play with the map settings(which you feel you dont require) and check if it improves the speed. Thanks, Anirudh PS: Please MARK this as an answer in case it helped resolve your query.Give kudos in case the post guided you to a solution. |
|
|
|
只有小组成员才能发言,加入小组>>
2429 浏览 7 评论
2830 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2298 浏览 9 评论
3378 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2468 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
1304浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
592浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
455浏览 1评论
2010浏览 0评论
736浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-27 14:15 , Processed in 1.379469 second(s), Total 80, Slave 64 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号