完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
最近我们评估一个项目，要使用多块DAC38J84，采样速率1Gsps，但要保证所有DAC38J84芯片之间，最后的数据输出之间的延时差在100ps左右。这个指标要求很严，不知道大家有没有这样的解决方案？谢谢！
0
|
|
相关推荐
3 个讨论
|
|
|
这个器件为了应对这个方面的要求, 专门设计了 多芯片同步模式. 可以详细研究一下
7.3.8 Multi-Device Synchronization In many applications, such as multi antenna systems where the various transmit channels information is correlated, it is required that the latency across the link is deterministic and multiple DAC devices are completely synchronized such that their outputs are phase aligned. DAC37J84/DAC38J84 achieves the deterministic latency using SYSREF (JESD204B Subclass 1). SYSREF is generated from the same clock domain as DACCLK, and is sampled at the rising edges of the device clock. It can be periodic, single-shot or “gapped” periodic. After having resynchronized its local multiframe clock (LMFC) to SYSREF, the DAC will request a link re-initialization via SYNC interface. Processing of the signal on the SYSREF input can be enabled and disabled via the SPI interface. |
|
|
|
|
|
|
|
ggfx 发表于 2019-3-5 19:30 谢谢您的解答！MIMO通道（多天线收发）之间的延时要求一般在几十ns范围内都可以，此芯片固然不存在问题。但我们的指标要求是100ps左右，JESD204B我查看过，但我对于能否达到这个指标还是感到担心，不知道有没有这样的实验案例。 |
|
|
|
|
|
|
|
只有小组成员才能发言，加入小组>>
279 浏览 1 评论
494 浏览 2 评论
NA555DR VCC最低电压需要在5V供电，为什么用3.3V供电搭了个单稳态触发器也使用正常?
730 浏览 3 评论
MSP430F249TPMR出现高温存储后失效了的情况，怎么解决？
630 浏览 1 评论
对于多级放大电路板，在PCB布局中，电源摆放的位置应该注意什么？
1096 浏览 1 评论
请问下tpa3220实际测试引脚功能和官方资料不符，哪位大佬可以帮忙解答下
212浏览 20评论
请教下关于TAS5825PEVM评估模块原理图中不太明白的地方，寻求答疑
168浏览 14评论
两个TMP117传感器一个可以正常读取温度值，一个读取的值一直是0，为什么？
41浏览 13评论
在使用3254进行录音的时候出现一个奇怪的现象，右声道有吱吱声，请教一下，是否是什么寄存器设置存在问题？
144浏览 13评论
TLV320芯片内部自带数字滤波功能，请问linein进来的模拟信号是否是先经过ADC的超采样？
148浏览 12评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1805
评论
淘帖
1528
