完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
HII，
在这里，我使用系统生成器进行设计评估。 在这里我在流媒体条件下使用DDS。 但我无法找到如何为此DDS提供恒定的相位增量值。 请帮我解决这个问题。 谢谢。 以上来自于谷歌翻译 以下为原文 Hii, Here I'm using system generator for my design evaluation. In this I'm using DDS in streaming condition. But I'm not able to find out to how to give constant phase increment value for this DDS. Please help me to get out of this issue. Thank you. 
0
|
|
相关推荐
3个回答
|
|
|
这取决于你是否会获得该信号的模式。
例如，尝试将其设置为SIN_COS_LUT。 www.xilinx.com 以上来自于谷歌翻译 以下为原文 It depends on what mode you're in as to whether or not you'll get that signal. Try setting it to SIN_COS_LUT, for example.www.xilinx.com |
|
|
|
|
|
是的，我尝试过你的建议，但没有变化......！
我的问题是如何在流媒体条件下操作它时为dds分配相位增量值....谢谢你 以上来自于谷歌翻译 以下为原文 yes i tried with your suggestion, but there is no change....! my question is how to assign phase increment value to dds while operating it in streaming condition....Thankyou |
|
|
|
|
|
是的，我尝试过你的建议，但没有变化......！
我的问题是如何在流媒体条件下操作它时为dds分配相位增量值....谢谢你 以上来自于谷歌翻译 以下为原文 yes i tried with your suggestion, but there is no change....! my question is how to assign phase increment value to dds while operating it in streaming condition....Thankyou |
|
|
|
|
只有小组成员才能发言，加入小组>>
2360 浏览 7 评论
2779 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2247 浏览 9 评论
3324 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2411 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
725浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
521浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
332浏览 1评论
735浏览 0评论
1934浏览 0评论
/7 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1805
评论
淘帖
911
