完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
目前正在做一个AD9970+CCD的项目，通过FPGA接收并解析AD9970输出的LVDS差分串行数据。由于AD9970输出的是串行比特位流，FPGA首先需要判断一个data word在 bit stream中从哪个位置开始，至哪个位置结束，即判断data word的边界。请问：如何配置AD9970的相关寄存器，配合FPGA完成上述对齐操作？请简述一下大致的操作过程，谢谢！
0
|
|
相关推荐
4个回答
|
|
|
AD9970和FPGA都是通过HD和VD，行场同步信号来同步的。也就是说第一个像素与HD和VD的关系是一定的。而AD9970输出的数据里，可以包含同步字和控制字。同步字和控制字与HD和VD的相对位置而是可以设置的。那么您后端的FPGA可以通过解析同步字和控制字的位置啦判断当前是第几个像素。可以参考AD9970数据手册，page35的Figure56和Figure57的例子。
|
|
|
|
|
yweyerwq 发表于 2019-3-1 19:59 Hi angela, 谢谢您及时的回复！ 另外问一下： 我的设计是四路AD9970+CCD，如果四路AD9970的CLI、VD、HD都相同，那么我在FPGA侧，是否可以使用其中任一路AD9970的TCLK+/-去锁存所有四路AFE的输出数据DOUT0+/-和DOUT1+/- ？也就是说，4路AFE的LVDS数据输出相位是否是同步的？AFE设计和寄存器配置方面有哪些需要注意的事项？谢谢！ |
|
|
|
|
|
还是建议您各自使用各自的tclk来采集数据。如果您只用一个时钟采集所以芯片的数据，首先要保证同一个CLI源同时到达4个AD9970的输入。还要严格保证4个AD9970的数据走线都严格与TCLK等长。这样对您布局布线有了严格的要求。如果您可以保证上面两点，理论上可以用一个时钟去采集所有数据。您可以参考AD9970的数据手册关于上电步骤和pcb layout的说明。 |
|
|
|
|
|
谢谢!
|
|
|
|
|
只有小组成员才能发言，加入小组>>
856 浏览 2 评论
给ADUM4223 增加信号驱动15V电压就不正常， 波动很大会被烧是什么情况？
1308 浏览 2 评论
ADP5092 SYS端口为2.09V，但是REG_OUT为0是什么原因？
1906 浏览 1 评论
ad7193差分输入ain1与ain2差是正值时，读到电压与实际值误差小，但为负值值，误差就变的很大
4243 浏览 2 评论
9004 浏览 1 评论
ADC3442采集，分析数据出现有规则毛刺，请问是哪方面的问题啊？
1433浏览 3评论
AD7190状态寄存器一直是0x80，连续转换模式下RDY不拉低
1652浏览 2评论
863浏览 2评论
1628浏览 2评论
给ADUM4223 增加信号驱动15V电压就不正常， 波动很大会被烧是什么情况？
1309浏览 2评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
2263
评论
淘帖
3904
