布局的技巧：
我们拿到
电路板首先要对原理图进行阅读，在理解了原理图之后，就可以对电路板进行布局了，布局的主体思路可以按照信号流向进行布局，使信号的流向尽量的顺，连线尽量的顺，回路不会绕来绕去。一般可以先对接口器件进行布局，然后是接口的保护器件，然后是主要的
电源模块，随后是与接口相连的功能模块的布局，再然后对主要芯片模块进行布局，比如 CPU，DDR，主要的大的功能模块，在把这些都布放好之后，对剩下的器件进行布局，比如小的 LDO 电源，指示灯，缓冲，晶振等进行布局。下面将对一些关键的信号或模块的布局的技巧进行说明。
一、 接口电路器件的布局技巧：
1、接口电路的滤波器件需要按照信号的流向来布局，滤波后的输出要尽量远离输入，这样可以防止输入信号得噪声耦合进输出信号。
2、
PCB 在布局时不能破坏隔离变压器的隔离性能，必须把隔离变压器的初级和次级线圈的引脚分别布放在保护地和工作地上。
3、对以太网口，电话网口，USB 口等对外接口类电路滤波的共模电感，磁珠要放在工作地和保护地的边界上，保护地和工作地的分割边界应该尽量靠近外部接口连接器。
4、普通数字电路中一些噪声比较大的器件及电路（如晶振，时钟驱动，高速处理器，一些高速数字电路等）要尽量远离对外接口类电路放置。
5、接口器件的布局成一线排列形式，先放置浪涌防护器件，后放置滤波器件，避免信号线走线时前后相互耦合。
6、网口、USB 口等对外接口类电路上所加的一些抑制共模噪声的共模电感，在布局时要尽量靠近端口放置，以减小板内噪声辐射出去，也可以减少外部噪声耦合进来。
7、对于带外置电源适配器的产品，直流电源输入端口电源和地信号上串加的磁珠和电感尽量靠近放置。
8、各个端口之间布局尽量不要互相交错，以防止端口之间互相干扰。
二、 电源板的布局设计技巧：
1、电源滤波器的输入输出端在布局时要尽量远离，避免噪声从输入端耦合进输出端。
2、无论是差模滤波电路还是共模滤波电路，电容和电感上的引线要尽量加宽。
3、电源的去耦钽电容，应靠近电压调整模块的输出位置，电源电路中的滤波钽电容电压应采用 1/3 降额设计。
注：1、变压器的原边和副边：被供电的是原边，输出的是副边。2、共模电感和差模电感的区别：共模电感是绕在两个绕组，方向相反，所以有 4 个引脚。差模电感是绕在一个绕组，有两个引脚。3、磁珠与电感区别：磁珠是一种特殊作用的电感，用于抑制信号线，电源线上的高频噪声和尖峰干扰，对高频信号具有比较强的抑制能力。在低频时阻抗比电感小的多。磁珠与电感的电路符号是相同的，但磁珠的单位是欧姆，电感的单位是 H。
4、在满足热设计的前提下，电源部分布局要紧凑，紧凑的布局可减小连线的长度，减小连线上分布参数带来的不利影响，同时布局紧凑可减小电源环路面积。
5、电源的输入输出滤波器布局尽量靠近电源入口。
6、电源部分要按照电源电流的流向来布局，电源输入输出要分开，电源布局采用直线方式布局，尽量不采用迂回布局，以防止电源前后互相干扰。
7、电源部分的布局要尽量远离不相关的强干扰电路及器件，以防止外部噪声耦合进电源造成电源波动。
8、电源布局要有利于形成小的电源环路以减小这些环路对外部的干扰，同时这些小环路也可以减小外部噪声对电源的干扰。
9、电源的布局要尽量靠近被供电器件，以缩短电源传输路径，减小电源传输路径上分布参数带来的不利影响。
10、供电 LDO 尽量靠近被供电器件，对那些输出为低电压的 LDO要特别注意。
三、 时钟器件布局技巧：
1、晶振、晶体以及相关电路应该尽量布置在 PCB 中间，不要靠近I/O 接口或板边。
2、时钟电路和高速电路应该远离 I/O 电路区域。
3、时钟电路要远离敏感器件布局，避免干扰。
4、时钟源的滤波电路尽可能的靠近振荡器的电源输入引脚，以最大程度减小环路电流。
5、避免信号线在同一层上长距离平行走线。
6、晶体和晶振的布局要远离大功率的元器件，散热器等发热的器件。
7、晶振和晶体尽量靠近与其相关联的 IC 器件。
8、高速时钟电路应与输入输出设备的电路分开 25mm，超高速差分电路，10MHz 以上单端时钟电路，复位线等边沿敏感信号不准跨越保护地与工作地的分割区，低俗线应该减少非必要的跨越。
9、晶振去耦电容的摆放要靠近芯片的电源管脚，并且电容的电源线与地线所包围的面积应最小。最好采用源端匹配和终端上下拉匹配。
10、晶振的电源要单独供电，通过磁珠加电容滤波，将时钟供电电源与 VCC 在 PCB 上隔开，同样的设计方法可用于 PLL 时钟分配等电路。
11、避免穿越密集过孔区域或器件引脚间走线，以避免跨越平面沟槽。
四、 通用器件/数字模拟电路布局要求：
1、电路板应将 4 类电路分开布局（射频模拟信号，接口电路，普通数字电路，-48V，电源等大功率布线区），减少各类电路之间的相互干扰，提高对设备以外的干扰的抵抗力，降低对外发射。普通数字电路布线区也要注意，高速数字电路（超高速差分，10MHz 以上单端时钟线，复位线等边沿敏感信号），应尽量远离其他区域。
2、将 PCB 分区，应为独立的模拟部分和数字部分，数字电路通过平面对模拟电路的干扰较强。
3、合适的元器件布局应考虑信号流的走向，弱信号，强信号，数字信号应有序排列，一般来说，超高速差分电路布局时应尽量保证相邻信号数据传输方向相同，数据传输方向不同的通道之间的隔离应考虑比同向传输高一个等级。
4、源端串阻应尽量放在靠近驱动器件位置，终端端接器件应尽量放在靠近接收器件位置，尽量靠近程度以工艺性允许的最近极限为准，布局资源受限时，10MHz 单端时钟必须优先考虑。
5、去耦电容的摆放要尽量靠近芯片的电源管脚。
6、雷击浪涌保护器件应该尽可能靠近与其相连的连接器放置。
7、对于板内芯片的保护电路应尽可能靠近被保护的芯片位置，气体放电管，压敏电阻等初级防护电路应该尽量靠近浪涌电压的来源端口。
8、I/O 滤波器与变压器应该尽量靠近与其相连的连接器放置。
9、单板长距离的复位线必须在输入引脚处就近接一个旁路小电容。
10、布局上应尽量避免将静电敏感器件（静电损伤阈值小于2000VHBM）干扰源电路放置在离插拔拉手面板 20mm 以内。
11、与传输线进行阻抗匹配的上拉下拉上下拉电阻和 RC 网络应该尽量靠近接收器位置。
12、高频高速电路和敏感电路内部的布局尽量紧凑，最小化敏感信号回路面积，并远离其它高频高速电路和敏感电路。
13、高速电路和敏感电路应尽量远离 PCB 边缘，最小不得小于2.5mm，尽量大于 5mm。
14、高速电路和敏感电路之间的布局尽量隔离，当资源受限时，干扰源应该优先考虑，10MHz 以上单端时钟电路，有些单板不存在微弱射频或者模拟电路，这些单板对外接口类电路既要看作强干扰电路也要看作敏感电路。
15、如果分区的数字电路和模拟电路之间有少量信号线相联系，则应在其分割开的数字地和模拟地之间搭桥。
16、大电流器件应尽量靠近其供电电源放置，远离 I/O 电路区域。
6
/6 
工商网监
湘ICP备2023018690号
4089
淘帖
0
回复
显身卡
