完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
|
鉴于SDR的接收器仅仅由一个低噪声放大器(LNA)和一个滤波器和ADC组成，随着半导体行业在RF采样模数转换器(ADC)领域的进步，那些预见到真正软件定义无线电(SDR)的系统工程师们到底有哪些设想？
1
|
|
相关推荐
5个回答
|
|
|
目前的高性能接收器主要使用一种外差架构，在这种架构中，输入信号的RF范围在700MHz到数兆赫兹之间，随后下行转换为DC-500MHz之间的低中频(IF)。例如在某些诸如军用雷达的应用中，当从10GHz（X波段）或者25至40GHz（Ka波段）范围内高很多的初级RF波段进行下行转换时，次级IF就在1至3GHz范围（S波段，L波段）。
|
|
|
|
|
|
传统RF采样ADC需要极宽的数字接口来输出数据。由于低压差分信令(LVDS)通常情况下的速度最高只有大约1Gbps，所以一个12位，4Gsps ADC将会需要大约49个差分对（其中的48个用于数据，剩余的一个用于时钟）。
这就要求足够大的封装尺寸，和在PCB上较大的走线面积。而例如ADC12J4000使用了一款10Gbps JESD204b接口，只用8个差分对即可传送同样的数据量—将所需的差分对数量减少了83%（图2）。对于窄带应用来说，片上数字抽取滤波器(DDC)可实现片上芯片滤波，以进一步减少数据流量和所需的信道数量。例如，一个带宽为100MHz的信号，只使用一条5Gbps的单信道即可以250Msps的速度进行传输（具有IQ输出的抽取因子32）。 例如，信噪比为70dB SNR的14位，250Msps ADC的噪声频谱密度(NSD)为-151dBFS/Hz，而信噪比为55dB SNR的12位，4Gsps ADC的NSD为-148dBFS/Hz。它们之间的差异只有3dB。 |
|
|
|
|
|
RF采样ADC有两个明显优势，一是将大量信号带宽数字化，二是直接在RF上捕捉信号，从而简化了信号链。
但它还有一个鲜少被提及的优势，即在所需信号波段远远小于采样率时，它能够使用快速采样率进行频率规划。选择一个至少比信号带宽快5至10倍的采样率可以使系统设计人员能够规划那些无法滤除的带内干扰源的负面影响，因此可实现更好的动态范围。 与外差接收器正好相类似的是，ADC的无杂散动态范围(SFDR)性能限制了对低输入信号的检测功能（图3）。所需带宽内的干扰源（或者是通信基础设施中的拦截器）是无法滤除的。这就要求信号链降低增益来避免ADC饱和。信号链中减少的增益会削弱把小信号（例如，“有用信号B”）提升到ADC噪底以上的能力，因而不能进行适当的检测。带内干扰源的谐波杂散还会落在有用信号的顶部，从而限制了接收器的灵敏度。这是军用雷达（用来侦测小型物体），软件定义无线电和蜂窝基站中的一个关键要素。 （HD2，HD3，HD4和HD5），以及其他来自带内干扰源的交叉杂散就全都落在了波段之外（图4）。 在成功使用频率规划后，SFDR性能只受到较高阶谐波（不是HD2-5中的任何一个）的限制。可以通过采用小信号抖动来进一步改进这些较高阶杂散。兆采样RF ADC的高采样率提供很多“未占用”频谱，可将波段受限抖动放置在其中，而又不会影响到任何有用信号（图5）。 |
|
|
|
|
|
目前诸如ADC12J4000的RF采样ADC可以大大提高超宽波段接收器的使用和性能。其高输入带宽在RF上直接实现了信号的数字化，与此同时，快速采样率又降低了滤波器要求，并实现了带内干扰器谐波周围的频率规划。通过添加片上数字滤波器来大大降低数字接口数据流量，从而使ADC12J4000成为小型、低功耗、下一代数字无线电的完美选择。
|
|
|
|
|
|
好好学习 天天向上~~
|
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问，请使用“评论”功能。
/7 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
3961
评论
淘帖
1243
