如何在VHDL中使用来自不同实体的相同类型名称？

嗨，
在我的设计中，我使用两个实体，ShiftRegister和LineBuffer。
两者都具有在包中定义的相同类型，并使用它来创建通用以选择不同的操作模式之一：
类型PT_PADDING是（NONE，CONST，MIRROR，REPLICATE）;
实体ShiftRegister是通用的（
gPaddingType：PT_PADDING
）;
我想创建自己的实体，将泛型传递给它上面的实体，所以我这样做：
使用work.ShiftRegisterPackage.all;使用work.LineBufferPackage.all;
entity Filter是通用的（gPaddingTypeLineBuffer：work.LineBufferPackage.PT_PADDING：= MIRROR; gPaddingTypeShiftregister：work.ShiftRegisterPackage.PT_PADDING：= MIRROR）;
但是当我像这样实例化我的实体时
Filter1：entity work.Filter（Behavior）通用映射（gPaddingTypeLineBuffer => MIRROR，gPaddingTypeShiftregister => MIRROR）
我从ISE得到以下错误：
错误：HDLParsers：850  - 第265行。正式端口gPaddingTypeLineBuffer在实体'Filter'中不存在.ERROR：HDLParsers：850  - 第266行。实体端口gPaddingTypeShiftregister在实体“过滤器”中不存在。
我的语法有错误吗？
我做了一些关于如何做的搜索，但到目前为止我什么都没想出来......或者在VHDL中它是不可能的？
谢谢你的帮助
约翰内斯



以下为原文

Hi,

in my design I use two entities, ShiftRegister and LineBuffer. Both have the same type defined in a package and use it to create a generic to select one of the different operation modes:

type PT_PADDING is (NONE, CONST, MIRROR, REPLICATE);

entity ShiftRegister is
   generic(
          gPaddingType                  : PT_PADDING
   );  


I want to create my own entity which passes the generics through to an entity on top of it, so i do:

use work.ShiftRegisterPackage.all;
use work.LineBufferPackage.all;

entity Filter is
   generic
   (  
      gPaddingTypeLineBuffer                  : work.LineBufferPackage.PT_PADDING := MIRROR;
      gPaddingTypeShiftregister               : work.ShiftRegisterPackage.PT_PADDING := MIRROR   
   );

However when I instantiate my entity like this

   Filter1 : entity work.Filter(Behaviour)
      generic map(
         gPaddingTypeLineBuffer           => MIRROR,
         gPaddingTypeShiftregister        => MIRROR      
      )

I get the following errors form ISE:

ERROR:HDLParsers:850 -  Line 265. Formal port gPaddingTypeLineBuffer does not exist in Entity 'Filter'.
ERROR:HDLParsers:850 -  Line 266. Formal port gPaddingTypeShiftregister does not exist in Entity 'Filter'.

Is there an error in my syntax? I did some search on how to do it, but I came up with nothing so far ... Or is it not possible in VHDL?

Thanks for any help

Johannes