完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
我对xilinx和verilog有些新意。
对于我正在研究的程序，我需要一个非常大的寄存器。 （大约100,000位）当我尝试编译时，需要很长时间，我想知道是否有更好的方法来存储比reg [100,000：0] val更有效的大值; 或者如果创建一个这么大的寄存器是个坏主意。 以上来自于谷歌翻译 以下为原文 I am somewhat new to xilinx and verilog. For a program I am working on, I need a really large register. (about 100,000 bits) When I try to compile, it takes a long time and I was wondering if there was a better way to store large values that is more efficient than reg [100,000:0] val; or if it is a bad idea to create a register this large at all. 
0
|
|
相关推荐
4个回答
|
|
|
zgleaso写道：
我对xilinx和verilog有些新意。 对于我正在研究的程序，我需要一个非常大的寄存器。 （大约100,000位）当我尝试编译时，需要很长时间，我想知道是否有更好的方法来存储比reg [100,000：0] val更有效的大值; 或者如果创建一个这么大的寄存器是个坏主意。 使用外部SRAM或SDRAM进行存储可能会好得多。 当然，如果您需要一次访问所有100,000位，那么您就不能这样做。 ----------------------------是的，我这样做是为了谋生。 以上来自于谷歌翻译 以下为原文 zgleaso wrote:You might be a lot better off using external SRAM or SDRAM for your storage. Of course, if you need to be able to access all 100,000 bits at once, then you can't do that. ----------------------------Yes, I do this for a living. |
|
|
|
|
|
SDRAM应该工作scince我只需要一次读取8位。
我正在使用Nexys 2板。 是SDRAM在板上还是必须连接，我将如何在verilog中访问它。 谢谢您的帮助。 以上来自于谷歌翻译 以下为原文 SDRAM should work scince I would only need to be reading 8 bits at a time. I am using a Nexys 2 board. Is the SDRAM on the board or would it have to be attached, and how would I access it in verilog. Thanks for the help. |
|
|
|
|
|
zgleaso写道：
SDRAM应该工作scince我只需要一次读取8位。 我正在使用Nexys 2板。 是SDRAM在板上还是必须连接，我将如何在verilog中访问它。 谢谢您的帮助。 我对Nexys板一无所知。 我很久没有使用过评估板了。 大多数事情都是我们所谓的“产品”。 我确定该板的文档告诉你它是否有SDRAM，以及它有多少。 然后你需要写一个SDRAM控制器（不是很难）或搜索一下是否有人写过（很可能）。 然后你必须弄清楚如何将数据输入控制器。 这是特定于应用程序的。 ----------------------------是的，我这样做是为了谋生。 以上来自于谷歌翻译 以下为原文 zgleaso wrote:I don't know anything about a Nexys board. I haven't used an eval board in ages. Most things are what we like to call "products." I'm sure the docs for that board tell you whether it has SDRAM or not, and how much it has. Then you need to write an SDRAM controller (not hard) or search to see if someone has writen one (likely). Then you have to figure out how to get your data into the controller. That's app-specific. ----------------------------Yes, I do this for a living. |
|
|
|
|
|
zgleaso写道：
我对xilinx和verilog有些新意。 对于我正在研究的程序，我需要一个非常大的寄存器。 （大约100,000位）当我尝试编译时，需要很长时间，我想知道是否有更好的方法来存储比reg [100,000：0] val更有效的大值; 或者如果创建一个这么大的寄存器是个坏主意。 有一天，我们将能够做到这一点。 目前它对设备的限制。 例如，一个Spartan CLB有4个寄存器...... 现在做数学，一个Spartan有几千个CLB，时间4 =几千个寄存器 声音就像你需要50~100个Spartan设备来构建这样的东西.... 顺便问一下，你要用100,000位寄存器做什么？ 以上来自于谷歌翻译 以下为原文 zgleaso wrote:One day we will be able to do that. For now its limit to the device. One Spartan CLB, for example, has 4 registers... Now do your math, one Spartan has few thousand CLB, times 4 = several thousands registers Sound like you need 50~ 100 Spartan devices to build such thing.... Btw, what you gonna do with that 100,000 bits register ? |
|
|
|
|
只有小组成员才能发言，加入小组>>
2420 浏览 7 评论
2823 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2294 浏览 9 评论
3374 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2461 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1175浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
587浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
451浏览 1评论
2005浏览 0评论
731浏览 0评论
/7 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1121
评论
淘帖
502
