完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
大家好，
我正在寻找一种协议，用于单独的FPGA /板与FPGA之间的通信（有限数量的引脚/串行高速通信似乎是最好的解决方案），我想知道哪一个更适合这项任务。 我已经听说过有关PCI-E的更多信息，所以我假设有更多的支持它，还有带嵌入式PCI-E模块的FPGA，另一方面，RapidIO似乎更简单，开销更低。 你能推荐我其中一个（或者其他一些协议）吗？ 最好的祝福， 多米尼克 以上来自于谷歌翻译 以下为原文 Hi all, I'm looking for a protocol to use for communication between separate FPGAs/board with FPGAs (with limited number of pins/serial high speed communication seems the best solution) and I wonder which one is better suited for this task. I've heard more about PCI-E so I assume there's more support for it also there are FPGAs with embedded PCI-E blocks, on the other hand RapidIO seems to be simpler and with lower overhead. Can you recommend me one of them (or maybe some other protocol)? Best regards, Dominik 
0
|
|
相关推荐
6个回答
|
|
|
你也可以看一下极光。
这可能是最简单的选择。 http://www.xilinx.com/products/design_resources/conn_central/grouping/aurora.htm 核心在coregen中可用。 在原帖中查看解决方案 以上来自于谷歌翻译 以下为原文 You might look at aurora as well. It might be the simplest option. http://www.xilinx.com/products/design_resources/conn_central/grouping/aurora.htm The cores are available in coregen. View solution in original post |
|
|
|
|
|
所有的FPGA都是Xilinx？光纤还是铜？流媒体或数据包？你的最大字节数是多少？
------------------------------------------“如果它不起作用 模拟，它不会在板上工作。“ 以上来自于谷歌翻译 以下为原文 Are all the FPGAs Xilinx? Fibre or copper? Streaming or packet? What is your max byte/s? ------------------------------------------ "If it don't work in simulation, it won't work on the board." |
|
|
|
|
|
嗨，
所有FPGA都将来自Xilinx（可能是Virtex 6），铜缆通信（电缆或PCI-E边缘），数据包大约1KB，400-800 MB / s就足够了。 多米尼克 以上来自于谷歌翻译 以下为原文 Hi, All FPGAs will be fro Xilinx (Virtex 6 probably), communication on copper (cable or PCI-E edge), packets ~1KB, 400-800 MB/s would be enough. Dominik |
|
|
|
|
|
你也可以看一下极光。
这可能是最简单的选择。 http://www.xilinx.com/products/design_resources/conn_central/grouping/aurora.htm 核心在coregen中可用。 以上来自于谷歌翻译 以下为原文 You might look at aurora as well. It might be the simplest option. http://www.xilinx.com/products/design_resources/conn_central/grouping/aurora.htm The cores are available in coregen. |
|
|
|
|
|
有了这些限制，我再次提出Aurora的建议。
我们将它用于3.125Gb / s的板间通信。 ------------------------------------------“如果它不起作用 模拟，它不会在板上工作。“ 以上来自于谷歌翻译 以下为原文 WIth those constraints, I second the suggestion of Aurora. We are using it for inter-board communications at 3.125Gb/s. ------------------------------------------ "If it don't work in simulation, it won't work on the board." |
|
|
|
|
|
是的，这个看起来很有趣。
谢谢， 多米尼克 以上来自于谷歌翻译 以下为原文 Yes, this one looks quite interesting. Thanks, Dominik |
|
|
|
|
只有小组成员才能发言，加入小组>>
2416 浏览 7 评论
2821 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2292 浏览 9 评论
3372 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2459 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1135浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
581浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
447浏览 1评论
2002浏览 0评论
726浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
4016
评论
淘帖
1376
