完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
正在学习VHDL，有一个问题不知道咋实现，希望大家帮忙。
输入信号 I_moen 和I_boen,输出信号 O_mo 和O_bo。要求： 1. I_moen出现上升沿， O_mo转为高电平；同样 I_boen出现上升沿， O_bo转为高电平；下降同样 2. 开始，O_mo上升500ns后， O_bo才可以变高； 3. 都为高电平后，在 O_bo下降200ns后，O_mo才可以下降。 4. 两个延时时间都可以改变 
0
|
|
相关推荐
4个回答
|
|
|
帮顶....
|
|
|
|
|
|
所有精确延时 必须转换为时钟，就好了
|
|
|
|
|
|
就是一个节拍的问题，always 分分钟搞定
|
|
|
|
|
|
你好，我还不会这个，可以写一个大概的代码例子吗 非常感谢
|
|
|
2019-1-25 06:56:13
评论
|
|
只有小组成员才能发言，加入小组>>
2870 浏览 3 评论
27638 浏览 2 评论
3444 浏览 2 评论
3966 浏览 4 评论
基于采用FPGA控制MV-D1024E系列相机的图像采集系统设计
2309 浏览 3 评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
3487
淘帖
154
