完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
扫一扫,分享给好友
亲爱的用户,
我在链中使用三个Xililinx器件,即prom-xcf02s,FPGA xc3s200和cpld xc256。 但是在影响和边界扫描中,只有cpld显示在链中。 电源和设备的时钟是正确的。 任何人都可以提出可能的原因吗? 有害生物风险分析 以上来自于谷歌翻译 以下为原文 Dear Users, I am using three Xililinx devices in a chain namely a prom-xcf02s, fpga xc3s200 and cpld xc256. However on impact and boundry scan only cpld is displayed in the chain. Power supplies and the clock to the devices are correct. Can anyone suggest what may the possible cause for this? Pras |
|
相关推荐
1个回答
|
|
如果你只看到链中的最后一个设备,那么你可能会休息一下
从先前设备的TDO链到最后一个设备的TDI。 另一个 可能性是在最后一个设备之前的设备没有得到 TCK和/或TMS信号。 最后有可能是倒数第二个设备 在链条中缺少电源。 如果您的电路板原理图的一部分显示JTAG连接 你可以发帖,你可能会得到更详细的帮助。 - Gabor - Gabor 以上来自于谷歌翻译 以下为原文 If you only see the last device in the chain, then you might have a break in the chain from TDO of the previous device to the TDI of the last device. Another possibility is that the device just before the last device is not getting the TCK and/or TMS signals. Finally there is the possibility that the next to last device in the chain is missing a power supply. If you have a portion of your board schematic showing the JTAG connections that you can post, you might get more detailed help. -- Gabor -- Gabor |
|
|
|
只有小组成员才能发言,加入小组>>
2361 浏览 7 评论
2780 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2247 浏览 9 评论
3324 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2414 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
730浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
524浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
336浏览 1评论
742浏览 0评论
1935浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-11-8 10:53 , Processed in 4.869892 second(s), Total 78, Slave 61 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号