完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
应该是DCO的高电平内是数据D0, D2, ..., D12,也对应时钟CLK的下降沿。低电平是D1, D3, ... D13,对应CLK的上升沿
这个毛刺都是会存在的,只有提高采样率能降低一些,但无法消除,杂散是必然有的,只要相对值满足你的要求就可以 |
|
|
|
似乎这个 ADC的噪底就是比较大。。
|
|
|
|
只有小组成员才能发言,加入小组>>
1001 浏览 2 评论
给ADUM4223 增加信号驱动15V电压就不正常, 波动很大会被烧是什么情况?
1393 浏览 2 评论
ADP5092 SYS端口为2.09V,但是REG_OUT为0是什么原因?
1941 浏览 1 评论
ad7193差分输入ain1与ain2差是正值时,读到电压与实际值误差小,但为负值值,误差就变的很大
4274 浏览 2 评论
9067 浏览 1 评论
ADC3442采集,分析数据出现有规则毛刺,请问是哪方面的问题啊?
1542浏览 3评论
AD7190状态寄存器一直是0x80,连续转换模式下RDY不拉低
1700浏览 2评论
1002浏览 2评论
1678浏览 2评论
给ADUM4223 增加信号驱动15V电压就不正常, 波动很大会被烧是什么情况?
1393浏览 2评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-26 12:00 , Processed in 0.675693 second(s), Total 48, Slave 42 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号