完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
本人新手做锁相环的,最近在做一个小步进的本振,因为体积原因,不能用DDS来做,只能用一个单环输出,输出要求是:参考信号10M,输出300-305M的信号,功率无所谓,步进1K,主要是相噪问题,要求是在100Hz的时候到65,我用ADIPLL3.3仿真了下,用的ADF4113,不加运放的情况下只有62的相噪,那里刚好突起来了,改变环路带宽来移开,但是锁定时候的那个图看得我都不知道可以所得住了。加运放仿真相噪是达到了,但是杂散又出来了,我的杂散要求为60,这种杂散应该不好处理掉吧。听说有人好像用的是ADF4153做出来的,但是我仿真直接就给我说超过了R分频器的分频次数。真的不知道用什么芯片了,拜求高手给个建议,不甚感谢。
|
|
相关推荐
1个回答
|
|
您好!
对于您的应用如果步进为1kHz,那么建议您使用小数N分频锁相环;但是由于对相噪的要求,其实整数N分频锁相环芯片有更好的相噪性能。不太清楚您可以不可以采用下面方案,就是通过小数分频N锁相环产生几倍频于基频(300-305M)的信号,后接分频器,这样分频器前的频率步进可以是1kHz的几倍,降低了频率分辨率难度;同时经过分频后又可以优化相噪性能。 此外,ADI的ADF4157,其频率分辨率可以达到Hz级别,您可以考虑一下。 |
|
|
|
只有小组成员才能发言,加入小组>>
ADP5092 SYS端口为2.09V,但是REG_OUT为0是什么原因?
1323 浏览 1 评论
ad7193差分输入ain1与ain2差是正值时,读到电压与实际值误差小,但为负值值,误差就变的很大
3938 浏览 2 评论
8606 浏览 1 评论
2921 浏览 1 评论
6724 浏览 2 评论
ADC3442采集,分析数据出现有规则毛刺,请问是哪方面的问题啊?
726浏览 3评论
AD7190状态寄存器一直是0x80,连续转换模式下RDY不拉低
1048浏览 2评论
ad7193差分输入ain1与ain2差是正值时,读到电压与实际值误差小,但为负值值,误差就变的很大
3938浏览 2评论
976浏览 2评论
759浏览 1评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-4-28 09:18 , Processed in 0.715146 second(s), Total 70, Slave 54 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号