完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
|
library ieee; use ieee.std_logic_1164.all; entity mcq is port (clk,r: in std_logic; out1: out std_logic); end; architecture mcq_clk of mcq is begin process (clk,r) begin if clk'event and clk='0'then out1<=r xor clk; else out1<='0'; end if; end process; end mcq_clk; |
|
相关推荐
1个回答
|
|
|
clk作触发,不能同时作为输出条件了,要么用组合逻辑实现,要么去掉out1<=r xor clk,里面的clk
|
|
|
|
|
你正在撰写答案
如果你是对答案或其他答案精选点评或询问,请使用“评论”功能。
NVMe高速传输之摆脱XDMA设计51:主要功能测试结果与分析3 nvmePCIe高速存储 PCIe高速存储
230 浏览 0 评论
NVMe高速传输之摆脱XDMA设计50:主要功能测试结果与分析2 nvmePCIe高速存储
378 浏览 0 评论
NVMe高速传输之摆脱XDMA设计49:主要功能测试结果与分析1
1509 浏览 0 评论
935 浏览 0 评论
876 浏览 0 评论
4431 浏览 63 评论
/9
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2025-12-3 11:08 , Processed in 0.733541 second(s), Total 74, Slave 55 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191

淘帖
3507