在设计团队不断精益的今天，工程师不仅需要深厚的技术积淀，而且必须能够跨专业设计。从模拟到数字，从硬件电路 到软件，样样精通，无所不能。ADI2013在线设计峰会，旨在帮助您在一个日益复杂、压力巨大的世界里简化设计。ti on 10/40/100 Gb/sec networking line cards, including SONET, Synchronous Ethernet, Clocking high speed ADCs, DACs, DDSs, DDCs, DUCs, MxFEs High performance tranceiver, ATE and instrumentation
0
关于设计工具与方法 有没有 DDS的 DA输出后的低通滤波器的设计工具 ?一般客户可以使用 Agilent的 ADS软件方便设计。这里也有滤波器设计工具：可登录页面： http://www.microwaves101.com/content/downloads.cfm 下载滤波器设计工具 Download Vlad's filter calculator （申明：该工具与本公司无任何关联，建议实验后再用于产品上） DDS的 DA输出后的低通滤波器应当如何设计 ?
一般客户可以使用 Agilent的 ADS软件方便设计。这里也有滤波器设计工具：可登录页面： http://www.microwaves101.com/content/downloads.cfm 下载滤波器设计工具 Download Vlad's filter calculator （申明：该工具与本公司无任何关联，建议实验后再用于产品上） PLL和 DDS用什么仿真工具比较好 ?
PLL您可以使用 ADIsimPLL，可以从 ADI官网下载。 DDS您可以使用 ADIsimDDS
关于 PLL的外围电路 ADI有提供参考么 ?外围电路的设计通常可参考评估板设计。此外，推荐您使用 ADIsimPLL，输入您的设计参数， ADIsimPLL可以帮您设计外围电路并仿真。 ADIsimPLL可以从 ADI官网免费下载。
性能比较及兼容 采用 DDS产生信号与 FPGA产生信号有啥区别 ?DDS芯片有啥优势 ?DDS的相位噪声低，抖动性能小，单颗芯片即可输出频率，可由软件方便控制输出频率。 FPGA外部还需要 DAC，算法复杂。
传统晶振与 DDS相比 ,差在哪里 最大的区别是晶体振荡器只能产生固定频率， DDS可以进行扫频和跳频等应用。 如果要产生一个信号，采用专用的时钟芯片好还是采用 FPGA好？ 时钟芯片主要优点是抖动低，信号质量高，使用简单 用 FPGA产生信号和用专用芯片产生信号有什么区别？ 专用芯片使用简单，抖动低，噪声低， PCB面积小和成本低 与 PLL相比较来说 DDS有何优势 ?DDS应用于捷变频，扫频，跳频，和高变频分辨率应用中； PLL应用于产生高频率信号。具体请参考研讨会 slides。
可以用 DSP实现 DDS技术，并且和 PLL芯片相结合吗？ 可以的，但是这样使用较复杂。直接使用 DDS芯片就可以了。 DDS与 PLL应用中可否兼容？ ?
可以兼容，有时候在频率合成复杂的系统中合起来使用，提高频率输出范围和减小步进频率。 时钟、 PLL和 DDS芯片输出的是方波还是正弦波啊？ 时钟芯片输出各种电平的波形，常用的有 CMOS， LVDS， LVPECL等电平。 PLL和 DDS芯片一般输出正弦波。当然，有些 DDS可输出三角波、方波，例如 AD9837， AD9838等 PLL的性能是不是要比 DDS的好一些 ?它们哪些地方不一样？
基本的频率合成方法有直接数字频率合成和锁相环频率合成。首先， DDS具有极高的频率精度，例如 AD9910，系统时钟为 1GHz时，频率精度约为 0.23Hz，用锁相环是很难实现这样的频率间隔的；第二， DDS具有非常好的频率灵活性，数字控制频率输出；第三， DDS具有扫频能力，并且有极快的跳频速度，例如 AD9910的最短跳频时间为 4ns，而锁相环变频时需要重新锁定，锁定时间通常为几十 us至百 us限制了其调频速度。但是， DDS输出频率不高，在 1GHz的时钟时，最大输出 400MHz左右的正弦波，而锁相环合成的频率很广 既然有了 DDS，为什么还需要 PLL?PLL可以合成的频率更高， 1GHz主频的 DDS输出频率最高 400MHz，而 PLL的频率可以从几十 MHz到十几 GHz甚至几十 GHz。
你好，AD9910最短跳频时间4ns是指并口模式么？那单音模式最短为多少呢？
您好，您在这里提问，我们工程师们可看不到哦~建议您单独发一个问题贴提问
方法、技巧及其它 DDS主要控制字有哪些？
一般有频率控制字，幅度控制字，相位控制字，功能控制字。您可以下载 AD9910的评估软件和数据手册，软件可以帮助您熟悉这些寄存器，数据手册上有详细的描述。 在用应用 DDS时 , 需要注意什么 ,制作电路板时 ,有什么要求吗 ?需要注意哪些噪声对 DDS会造成影响，例如参考源、电源、地、电路其他芯片。 DDS应用中的杂散控制有什么技巧 ?
请参考应用笔记《确定杂散来源是 DDS/DAC还是其他器件 (例如开关电源 )》 http://www.analog.com/static/imported-files/zh/application_notes/AN-927_cn.pdf 使用 AD高速芯片时一些无关引脚的如何处理才合理 ?具体的芯片需要具体分析，主要看数据手册引脚描述。您可以参考这个例子：没有使用 AD951x的 CLK输入，可以悬空吗？ 答，功能上是可以悬空的。但是通常来说，建议将 CLK和 CLKB引脚通过 0.01uF的电容接到 DC电源或地上。这样可以防止外部的噪声耦合到器件中。将 CLK和 CLKB引脚 AC到地。 杂散电平依托滤波器可以滤的很漂亮么？ 有些杂散是可以通过滤波器滤除的，有些是不可以的，需要通过合理的频率规划规避。 DDS的高精度对外部噪声的要求是不是很高 ?在设计布局上与其余信号要完全隔离吗 ?
是的，我们要选择低噪声的电源，隔离高噪声的芯片。但是，不需要完全隔离，要防止电源上、地上等电路板其他部分的噪声源干扰到 DDS设计高速频率合成的 PCB时有什么要特别注意的吗 ?对于 PCB设计建议您参考具体产品的 PCB设计， ADI都会提供产品评估板的 Gerber文件。 请问在 DDS的设计中 ,输出端的滤波器有什么设计技巧吗 ?有没有什么可以作为设计参考 ?输出滤波器的作用基本有两个，可以将电流输出转换为电压信号；还有就是滤除谐波和杂散。可以参考评估板设计。 如何提高鉴相频率？ 通常可以通过使用高频率参考源和低 R分频数实现。 锁相环有哪些参数指标需要关注？ 主要有输入参考频率，输出频率，信道间隔，锁定时间，相噪性能，杂散性能等。 DAC输出不同频率正弦波时需要改变输出滤波器参数吗？
高速 DAC输出端滤波器的最基本功能有两个，一个是将输出电流信号转换为电压信号；另一个是滤除谐波和杂散等干扰。因此输出不同频率时，应将滤波器设计的适合滤除大部分谐波和杂散。
ADI产品及应用 混频器的本振能否用 AD9517？ 也可以的，但是一般用 ADF41xx系列的 PLL芯片。 DDS输出的是正弦波，怎么可以作为 FPGA的时钟呢？这不是矛盾吗？
也可以输出方波的 DDS，例如 AD9834， AD9833， AD9837， AD9838。有什么好的介绍控制 DDS杂散的应用笔记可以推荐一下吗？ AN-927讲解了杂散来源，以及如何判断杂散原因，如何排除，请点击《确定杂散来源是 DDS/DAC还是其他器件 (例如开关电源 )》 http://www.analog.com/static/imported-files/zh/application_notes/AN-927_cn.pdf
要设计 20MHz~2GHz的频率合成器 ADI都哪些芯片呢？ 您好！集成 VCO的锁相环产品，目前没有这么宽范围的，最宽范围的是 ADF4351，最高频率可以到 4.4GHz，但是低频只能到 35MHz。如果不集成 VCO的话，那么最大挑战应该是几乎没有 VCO可以覆盖这么宽的范围。因此想要产生 20MHz~2GHz信号，可以考虑使用锁相环产生高频频率，通过分频器分频产生。 推荐几款常用固定分频器件的型号 不太确定您的输入频率和输出频率，通常固定分频器产品为 ADF500X系列产品。 请问一下，项目用到扫频，中心频率在 10Mhz，扫频范围为 9.5Mhz~~10.5Mhz，频率步长 100Hz，请问采用那款 DDS适合？ 您可以考虑使用 AD985X系列产品。 怎么分频啊 ?用什么芯片 ?DDS 有分频的功能，例如 DDS可以输入 1GHz，输出 0~400MHz的任何频率，有软件控制。 PLL有倍频的功能。当然我们也有专用的固定分频器件，例如 ADF5000， ADF5001, ADF5002
ADI目前能够做到的最高速的时钟频率是多高？
集成 VCO的时钟芯片输出频率较高的是 2~3GHz， PLL芯片输出的频率取决于 VCO频率和反馈 RF输入频率 ADF41020可以到 18GHz。
我这里想问个问题，我在看电路笔记CN-0294这篇文章的时候，里面有个计算加性抖动公式sqrt（330.4（sup）2/sup）-325.7(sup)2(sup))=55.5fs rms这个公式怎么得出来的
您好，建议您单独发帖，叙述您的疑问，便于我们技术支持专家第一时间回复您。
电子发烧友论坛
0
/7 
工商网监
湘ICP备2023018690号
2143
淘帖
2143
发表评论
赞
回复
