[问答]

运行后实现时序仿真后重新生成sdf文件

问答对人有帮助，内容完整，我也想知道答案 0 您好，我正在使用Virtex7 FPGA运行Vivado 2017.2。在合成并实现我的设计之后，我导航到我的sdf文件并将LUT的延迟值从以下（INTERCONNECT nand2_inst / O nand1_inst / I1（141.6：165.6：165.6）（141.6：165.6：165.6））更改为（INTERCONNECT nand2_inst / O nand1_inst / I1（0：0：0）（0：0：0））当我重新运行后实现时序仿真时，该sdf文件将重新生成实际/先前的延迟约束。有没有办法保留编辑过的sdf文件并模拟而不重新生成它？提前致谢以上来自于谷歌翻译以下为原文 Hello, I'm running Vivado 2017.2 with Virtex7 FPGA. After synthesizing and implementing my design, I navigate to my sdf file and change delay values of a LUT from following (INTERCONNECT nand2_inst/O nand1_inst/I1 (141.6:165.6:165.6) (141.6:165.6:165.6)) to (INTERCONNECT nand2_inst/O nand1_inst/I1 (0:0:0) (0:0:0)) When I re-run post -implementation timing simulation, this sdf file is regenrated with actual/previous delay constraints. Is there any way to preserve the edited sdf file and simulate without regenrating it? Thanks in advance 0
2018-11-7 11:30:18　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × asd008 该类别下有 32 个回答。邀请回答 aaaa321 该类别下有 27 个回答。邀请回答 doublelove 该类别下有 26 个回答。邀请回答 vynywrwr 该类别下有 21 个回答。邀请回答 hgjhgd 该类别下有 19 个回答。邀请回答 bwerwer 该类别下有 18 个回答。邀请回答 hanyan533 该类别下有 18 个回答。邀请回答 Jaionm 该类别下有 18 个回答。邀请回答 wang2222222 该类别下有 17 个回答。邀请回答 handsomelchcpp 该类别下有 17 个回答。邀请回答 binro 该类别下有 16 个回答。邀请回答 ningee 该类别下有 16 个回答。邀请回答 wznnzw 该类别下有 15 个回答。邀请回答 myf888 该类别下有 15 个回答。邀请回答 zcy615 该类别下有 14 个回答。邀请回答 wanglinhua2627 该类别下有 14 个回答。邀请回答 guotong1984 该类别下有 14 个回答。邀请回答 yhxc 该类别下有 14 个回答。邀请回答 armortech 该类别下有 14 个回答。邀请回答 60user25 该类别下有 14 个回答。邀请回答举报卢原继相关推荐 • 如何将PT产生的SDF文件反标设计进行后仿真？ 3360 • 蜂鸟e203的system文件修改后出现时序不符合要求的问题怎么解决？ 666 • 修改cubemx，重新生成工程，原有工程自己的代码有些被删 14353 • STM32CubeMX重新生成代码后对上次工程配置的影响？ 5513 • 使用Modelsim SE 10.0b模拟后置和路径模型找不到SDF文件 2215 • 从CubeMX重新生成代码后，在main.c中的自定义函数消失了怎么办？ 426 • 关于modelsim后仿真的问题 5189 • 【悬赏20E币】51开发板与keil生成文件异常？ 5451 • ISE 生成的sdf文件和在综合前的约束有关系么？ 4746 • X_BUF在SDF中具有零延迟是为什么？ 1564 2个回答

答案对人有帮助，有参考价值 0 我认为没有办法阻止它写出SDF文件。基思 -------------------------------------------------- -----------------------不要忘记回答，kudo，并接受为解决方案.------------- -------------------------------------------------- ---------- 以上来自于谷歌翻译以下为原文 I don''t think there is a way to prevent it writing out an SDF file. Keith ------------------------------------------------------------------------- Don’t forget to reply, kudo, and accept as solution. -------------------------------------------------------------------------

2018-11-7 11:37:52 评论举报郝埃连

答案对人有帮助，有参考价值 0 感谢您的回复。我记得在ISE那不是问题。只要您不运行“生成后置和路径模拟”任务，就不会重新生成SDF文件。在Vivado上有解决方法吗？以上来自于谷歌翻译以下为原文 Thanks for your reply. I remember in ISE that wasn't a problem. As long as you don't run "Generate post-place&route simulation" task the SDF file won't be regenerated. Is there any workaround for this on Vivado?

2018-11-7 11:47:27 评论举报余英姿