完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
你好
我使用了VIVADO 2016.1，但我遇到了一个问题。 我找到一些关键的真值表＆amp; nbsp; 在实现后，LUT被更改，因此导致我不希望的逻辑错误。 我怎样才能避免这种情况发生？ 有什么办法可以让我在实现过程中不改变真值表吗？ 以上来自于谷歌翻译 以下为原文 Hello I used VIVADO 2016.1 ,but I met a problem. I find some critical truth tables of the LUTs been changed after Implemetation , so causing a logic error that I don't wished. How can I avoid this happening? Is there some way that I can make the truth table not being changed during Implemetation ? 
0
|
|
相关推荐
4个回答
|
|
|
你好@ dreamertom
检查您是否正在运行ARhttps：//www.xilinx.com/support/answers/67439.html中描述的问题 谢谢，迪皮卡.---------------------------------------------- ---------------------------------------------- Google之前的问题 张贴。 如果某人的帖子回答了您的问题，请将帖子标记为“接受为解决方案”。 如果你看到一个特别好的和信息丰富的帖子，考虑给它Kudos（左边的明星） 在原帖中查看解决方案 以上来自于谷歌翻译 以下为原文 Hi @dreamertom Check if you are running in to issue described in AR https://www.xilinx.com/support/answers/67439.html Thanks, Deepika. -------------------------------------------------------------------------------------------- Google your question before posting. If someone's post answers your question, mark the post as answer with "Accept as solution". If you see a particularly good and informative post, consider giving it Kudos (the star on the left)View solution in original post |
|
|
|
|
|
你好@ dreamertom
检查您是否正在运行ARhttps：//www.xilinx.com/support/answers/67439.html中描述的问题 谢谢，迪皮卡.---------------------------------------------- ---------------------------------------------- Google之前的问题 张贴。 如果某人的帖子回答了您的问题，请将帖子标记为“接受为解决方案”。 如果你看到一个特别好的和信息丰富的帖子，考虑给它Kudos（左边的明星） 以上来自于谷歌翻译 以下为原文 Hi @dreamertom Check if you are running in to issue described in AR https://www.xilinx.com/support/answers/67439.html Thanks, Deepika. -------------------------------------------------------------------------------------------- Google your question before posting. If someone's post answers your question, mark the post as answer with "Accept as solution". If you see a particularly good and informative post, consider giving it Kudos (the star on the left) |
|
|
|
|
|
嗨@ dreamertom，
可以请检查以下答案记录是否有帮助： https://www.xilinx.com/support/answers/67439.html 如果这没有帮助，那么请您详细说明您面临的问题。 问候， Sravanthi B 以上来自于谷歌翻译 以下为原文 Hi @dreamertom, Can you please check if the below answer record helps: https://www.xilinx.com/support/answers/67439.html If this does not help then can you please elaborate more on the issue your facing. Regards, Sravanthi B |
|
|
|
|
|
谢谢。
您提供的AR与我的情况非常相似。 但是当我在“实施设置”中禁用了选项opt_design时，真值表仍然被更改。 为什么会这样？ 我会首先尝试你的解决方案，看看它是否有效。 以上来自于谷歌翻译 以下为原文 Thanks. The AR you provided is much similar to my situation. But when I disabled the option opt_design in the Implementation Settings, truth tables are still been changed. Why this happened ? I will try your solution first and look if it works . |
|
|
|
|
只有小组成员才能发言，加入小组>>
2420 浏览 7 评论
2823 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2294 浏览 9 评论
3374 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2461 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1159浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
584浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
450浏览 1评论
2005浏览 0评论
729浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
2473
评论
淘帖
3093
