完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
你好。
我正在使用Spartan 6 XC6SLX150TFGG900和ISE14.7。 我想对一些网络进行分组并为它们分配tiG约束,以便忽略从这些网络到设计的每个其他网络的时间要求。 我想这样做会在每个网上附加后缀_TIG_。 例如: “net_name1_TIG_” “net_name2_TIG_” “net_name3_TIG_” ......... “net_name99_TIG_” 然后我想以这种方式对网络进行分组并在ucf中应用约束: TIMEGRP“TN_TIG”= FFS(“* / * _TIG_ / *”); TIMESPEC TS_TIG = FROM“TN_TIG”TIG; 这是一个好主意吗? 在网络的名称中解决具有下划线的constain可能会有问题吗? 有没有更简单,更安全的方式来做我想要的事情? 谢谢。 以上来自于谷歌翻译 以下为原文 Hello. I'm working with Spartan 6 XC6SLX150TFGG900 and ISE 14.7. I would to group some nets and assign them the TIG constrain so that are ignored the time requirments from these nets to each other nets of the design. I thought to do this appending to each of these nets the suffix _TIG_ . For example: "net_name1_TIG_" "net_name2_TIG_" "net_name3_TIG_" ......... "net_name99_TIG_" And then I thought to group the nets and apply constrains in the ucf in this way: TIMEGRP "TN_TIG" = FFS( " * / * _TIG_ / * " ) ; TIMESPEC TS_TIG = FROM " TN_TIG " TIG; Is this a good idea? There could be be problems resolving constains having underscores in the name of the nets? Is there a simpler and safer way to do what I want? Thank you. |
|
相关推荐
3个回答
|
|
是的,你可以做到。
这里有一些例子 https://www.xilinx.com/support/answers/2449.html 谢谢和RegardsBalkrishan ----------------------------------------------- ---------------------------------------------请将帖子标记为 一个答案“接受为解决方案”,以防它有助于解决您的查询。如果一个帖子引导到解决方案,请给予赞誉。 在原帖中查看解决方案 以上来自于谷歌翻译 以下为原文 yes you can do it . Here some example https://www.xilinx.com/support/answers/2449.html Thanks and Regards Balkrishan -------------------------------------------------------------------------------------------- Please mark the post as an answer "Accept as solution" in case it helped resolve your query. Give kudos in case a post in case it guided to the solution.View solution in original post |
|
|
|
是的,你可以做到。
这里有一些例子 https://www.xilinx.com/support/answers/2449.html 谢谢和RegardsBalkrishan ----------------------------------------------- ---------------------------------------------请将帖子标记为 一个答案“接受为解决方案”,以防它有助于解决您的查询。如果一个帖子引导到解决方案,请给予赞誉。 以上来自于谷歌翻译 以下为原文 yes you can do it . Here some example https://www.xilinx.com/support/answers/2449.html Thanks and Regards Balkrishan -------------------------------------------------------------------------------------------- Please mark the post as an answer "Accept as solution" in case it helped resolve your query. Give kudos in case a post in case it guided to the solution. |
|
|
|
@balkris,
感谢您的答复。 祝你今天愉快! 以上来自于谷歌翻译 以下为原文 @balkris, Thank you for the reply. Have a nice day! |
|
|
|
只有小组成员才能发言,加入小组>>
2423 浏览 7 评论
2824 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2294 浏览 9 评论
3374 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2465 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
1188浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
589浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
452浏览 1评论
2006浏览 0评论
731浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-24 05:23 , Processed in 1.217687 second(s), Total 79, Slave 63 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号