完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
你好
有任何文档描述INIT属性(Vivado和ISE约束)。 以上来自于谷歌翻译 以下为原文 Hello Have any document description the INIT attribute(Vivado and ISE constraint). |
|
相关推荐
1个回答
|
|
嗨@ quincyq2003,
通常,INIT用于在配置后指定RAM输出的初始值。 你可能想看看UG768: http://www.xilinx.com/support/documentation/sw_manuals/xilinx14_7/7series_hdl.pdf 问候, 弗洛朗 FlorentProduct应用工程师 - Xilinx技术支持EMEA ------------------------------------------ -------------------------------------------------- ----------------------------不要忘记回复,kudo,并接受作为解决方案。 以上来自于谷歌翻译 以下为原文 Hi @quincyq2003, Usually, INIT is used to specify the initial value on the output of a RAM after configuration. You may want to look at UG768: http://www.xilinx.com/support/documentation/sw_manuals/xilinx14_7/7series_hdl.pdf Regards, Florent Florent Product Application Engineer - Xilinx Technical Support EMEA ------------------------------------------------------------------------------------------------------------------------ Don't forget to reply, kudo, and accept as solution. |
|
|
|
只有小组成员才能发言,加入小组>>
2387 浏览 7 评论
2802 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2269 浏览 9 评论
3337 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2437 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
765浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
548浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
378浏览 1评论
1971浏览 0评论
689浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-11-27 04:53 , Processed in 0.995448 second(s), Total 46, Slave 40 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号