完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
有没有办法在Vidado中运行实现后提取位置?
我想将它导出到文本文件中以进行帖子放置分析,而不是在设备编辑器中直观地检查它。 谢谢。 以上来自于谷歌翻译 以下为原文 Is there a way to extract placement after running implementation in Vidado? I'd like to export it into a text file for post placement analysis as opposed to just visually checking it in devices editor. Thanks. |
|
相关推荐
5个回答
|
|
你好,1。
打开已实施的设计。 选择要保留的所有实例(使用网表窗口选择特定模块的所有基元)3。 清除所有实例的LOC除了选中(工具 - >布局规划 - >清除放置约束)。 4.将放置导出到XDC(文件 - >导出 - >导出约束)。 取消选中“仅导出固定位置约束”选项。 如果要导出完整设计的放置,请跳过步骤2和3。 谢谢,迪皮卡。 谢谢,迪皮卡.---------------------------------------------- ---------------------------------------------- Google之前的问题 张贴。 如果某人的帖子回答了您的问题,请将帖子标记为“接受为解决方案”。 如果你看到一个特别好的和信息丰富的帖子,考虑给它Kudos(左边的明星) 以上来自于谷歌翻译 以下为原文 Hi, 1. Open the Implemented design. 2. Select all of the instances you want to keep (use the netlist window to select all primitives of specific module) 3. Clear the LOCs for all instances Except selected (Tool-->Floorplanning-->Clear Placement Constraints). 4. Export the placement to XDC (File --> Export-->Export constraints). Uncheck the option "export fixed location constraints only". If you want to export placement of complete design then skip steps 2 and 3. Thanks, Deepika. Thanks, Deepika. -------------------------------------------------------------------------------------------- Google your question before posting. If someone's post answers your question, mark the post as answer with "Accept as solution". If you see a particularly good and informative post, consider giving it Kudos (the star on the left) |
|
|
|
http://www.xilinx.com/support/answers/53938.htm
以上来自于谷歌翻译 以下为原文 http://www.xilinx.com/support/answers/53938.htm |
|
|
|
嗨@ tema_8
这有帮助吗? 谢谢, 迪皮卡。 谢谢,迪皮卡.---------------------------------------------- ---------------------------------------------- Google之前的问题 张贴。 如果某人的帖子回答了您的问题,请将帖子标记为“接受为解决方案”。 如果你看到一个特别好的和信息丰富的帖子,考虑给它Kudos(左边的明星) 以上来自于谷歌翻译 以下为原文 Hi @tema_8 Did that help? Thanks, Deepika. Thanks, Deepika. -------------------------------------------------------------------------------------------- Google your question before posting. If someone's post answers your question, mark the post as answer with "Accept as solution". If you see a particularly good and informative post, consider giving it Kudos (the star on the left) |
|
|
|
文件 - >导出 - >导出约束
似乎有效。 谢谢。 以上来自于谷歌翻译 以下为原文 File --> Export-->Export constraints seems to have worked. Thank you. |
|
|
|
嗨,好的,请通过标记答案来关闭主题。谢谢,Deepika。
谢谢,迪皮卡.---------------------------------------------- ---------------------------------------------- Google之前的问题 张贴。 如果某人的帖子回答了您的问题,请将帖子标记为“接受为解决方案”。 如果你看到一个特别好的和信息丰富的帖子,考虑给它Kudos(左边的明星) 以上来自于谷歌翻译 以下为原文 Hi, Ok, please close the thread by marking the answer. Thanks, Deepika.Thanks, Deepika. -------------------------------------------------------------------------------------------- Google your question before posting. If someone's post answers your question, mark the post as answer with "Accept as solution". If you see a particularly good and informative post, consider giving it Kudos (the star on the left) |
|
|
|
只有小组成员才能发言,加入小组>>
2388 浏览 7 评论
2803 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2270 浏览 9 评论
3338 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2438 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
767浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
551浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
381浏览 1评论
1974浏览 0评论
691浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-11-27 22:19 , Processed in 1.274136 second(s), Total 84, Slave 68 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号