[问答]

如何找到设计使用的内存总量，设计中嵌入的位数？

问答对人有帮助，内容完整，我也想知道答案 0 您好，如何找到设计使用的内存总量，设计中嵌入的位数？我在报告中的任何地方都没有看到这一点......顺便说一下，Virtex II Pro XC2VP50的内部时钟速度是多少？而且，我怎么知道所用逻辑门的总数？是否与LUT的数量相同，因为它基本上模拟了逻辑表达式？提前感谢Luis 以上来自于谷歌翻译以下为原文 Hello, How can I find the total amount of memory used by the design, the number of embedded bits in the design? I don't see this anywhere in the reports... By the way, what is the internal clock speed of the Virtex II Pro XC2VP50? And also, how can I know the total number of logic gates used? Is if the same as the number of LUTs, since it basically simulates a logical expression? Thanks in advance, Luis 0
2018-10-24 15:22:36　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × asd008 该类别下有 32 个回答。邀请回答 aaaa321 该类别下有 27 个回答。邀请回答 doublelove 该类别下有 26 个回答。邀请回答 vynywrwr 该类别下有 21 个回答。邀请回答 hgjhgd 该类别下有 19 个回答。邀请回答 bwerwer 该类别下有 18 个回答。邀请回答 hanyan533 该类别下有 18 个回答。邀请回答 Jaionm 该类别下有 18 个回答。邀请回答 wang2222222 该类别下有 17 个回答。邀请回答 handsomelchcpp 该类别下有 17 个回答。邀请回答 ningee 该类别下有 16 个回答。邀请回答 binro 该类别下有 16 个回答。邀请回答 wznnzw 该类别下有 15 个回答。邀请回答 myf888 该类别下有 15 个回答。邀请回答 guotong1984 该类别下有 14 个回答。邀请回答 yhxc 该类别下有 14 个回答。邀请回答 armortech 该类别下有 14 个回答。邀请回答 60user25 该类别下有 14 个回答。邀请回答 zcy615 该类别下有 14 个回答。邀请回答 wanglinhua2627 该类别下有 14 个回答。邀请回答举报罗兰君相关推荐 • 怎样才能找到导致内存丢失的代码段？ 1213 • 嵌入式Web访问时的内存丢失的问题怎么解决？ 844 • 在嵌入式系统中怎样对内存进行分配？ 1314 • 什么是嵌入式系统的内存分配方案？ 1490 • 嵌入式系统裸机编程的内存管理 876 • 嵌入式操作系统内存管理技术是什么？ 926 • 为什么要选择嵌入式内存数据库引擎？ 1894 • 怎样使用嵌入NUCLEO-F767ZI板中的ADC对一些信号进行采样呢 183 • 从哪里可以找到ST25DV04k的内存地址大小呢？ 223 • 什么是嵌入式操作系统内存管理技术？ 1803 1个回答

答案对人有帮助，有参考价值 0 >如何找到设计使用的内存总量，设计中嵌入的位数？ PAR报告文件将包括使用的资源总数，Block RAM和分布式RAM。 >顺便问一下，Virtex II Pro XC2VP50的内部时钟速度是多少？这取决于设计。最大理论速度受时钟网络BUFG性能的限制，您可以通过阅读Virtex-II Pro数据表找到它。 >而且，我怎么知道使用的逻辑门总数？这通常与您设计FPGA无关，重要的是您使用的资源量和剩余数量。此信息可在PAR报告文件中找到。 ------您是否尝试在Google中输入问题？如果没有，你应该在发布之前。太多结果？尝试添加网站：www.xilinx.com 以上来自于谷歌翻译以下为原文 > How can I find the total amount of memory used by the design, the number of embedded bits in the design? The PAR report file will include the total number of resources that are used, Block RAMs and Distributed RAM. > By the way, what is the internal clock speed of the Virtex II Pro XC2VP50? This is design dependent. The maximum theoretical speed is limited by the performance of the clock network, BUFG, that you can find by reading the Virtex-II Pro data sheet. > And also, how can I know the total number of logic gates used? This is generally not relevant as you are designing an FPGA and what matters is the amount of resources that you have used and how many remain. This information can be found in the PAR report file. ------Have you tried typing your question into Google? If not you should before posting. Too many results? Try adding site:www.xilinx.com

2018-10-24 15:39:15 评论举报李森