完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
嗨，
我在Verillog中编写了一个ALU模块，也是ALU运行的一批任务的测试平台。 我想看看运行这些任务的ALU的实时功耗（功率与时间曲线）。 我模拟了测试平台并生成了VCD文件。 我将VCD文件加载到Vivado进行电源报告。 但是，此功率报告仅给出了每个组件的总功耗。 它不会随着时间的推移给出我设计的功耗。 无论如何，当我在测试平台上执行任务时，我能找到ALU设计随时间推移的功能吗？ 非常感谢。 乔 以上来自于谷歌翻译 以下为原文 Hi, I wrote an ALU module in Verillog, and also a testbench of a batch of tasks running by the ALU. I wanna see the real time power consumption of the ALU for running these tasks (power vs time curve). I simulated the testbench and generated the VCD file. I loaded the VCD file into Vivado for power report. However, this power report only gives me the total power consumption for each component. It doesn't give the power consumption of my design along time. Is there anyway I can find the power that my ALU design comsumes along time, when it executing the tasks in the testbench? Thanks a lot. Joe 
0
|
|
相关推荐
2个回答
|
|
|
什么是FPGA系列？
您可以在较旧的FPGA系列中查看XADC（在6和7系列FPGA中），系统监视器。 _______________________________________________如果有助于解决您的查询，请将此帖子标记为“接受为解决方案”。 因此，它将有助于其他论坛用户直接参考答案。如果您认为该信息有用且面向答复，请给予此帖子称赞。 以上来自于谷歌翻译 以下为原文 What is FPGA family? You can look at XADC (In 6 & 7-series FPGA'S), System Monitor in older FPGA families. ________________________________________________ Please mark this post as an "Accept as solution" in case if it helped to resolve your query. So that it will help to other forum users to directly refer to the answer. Give kudos to this post in case if you think the information is useful and reply oriented. |
|
|
|
|
|
一种粗略的方法是将VCD文件分成时隙并计算每个部分消耗的功率。
如果您可以将其自动化，则可以将插槽缩小到时钟周期。 - 如果提供的信息有用，请将答案标记为“接受为解决方案”。给予您认为有用且回复的帖子。 以上来自于谷歌翻译 以下为原文 One crude way to do this is to split the VCD file into time slots and calculate power consumed by each section. If you can automate it, you can make the slots as small as a clock period.- Please mark the Answer as "Accept as solution" if information provided is helpful. Give Kudos to a post which you think is helpful and reply oriented. |
|
|
|
|
只有小组成员才能发言，加入小组>>
2388 浏览 7 评论
2803 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2270 浏览 9 评论
3338 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2438 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
767浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
551浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
381浏览 1评论
1974浏览 0评论
691浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
2176
评论
淘帖
373
