完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
我目前使用XC9572,44针PLCC完成了99％的设计，除了它几乎不适合。
设计用途： 2 x CBD16CE（16位二进制计数器） 1 x M16_1E（16至1 MUX） 3 x BUFE8（8位三态缓冲器） 1个FD8CE（8位触发器） 2 x LD8（8位锁存器） 2个逆变器 在手动设置下我可以做些什么来使这个设计可能FIT？ 以上来自于谷歌翻译 以下为原文 Im currently in a design that is 99% complete using an XC9572, 44 pin PLCC, except it barely doesn't fit. The design uses: 2 x CBD16CE (16-bit binary counters) 1 x M16_1E (16 to 1 MUX) 3 x BUFE8 (8-bit tristate buffer) 1 x FD8CE (8-bit flip-flop) 2 x LD8 (8-bit latch) 2 inverters Is there anything I can do under manual settings to make this design possibly FIT? 
0
|
|
相关推荐
9个回答
|
|
|
wirewrapper写道：
我目前使用XC9572,44针PLCC完成了99％的设计，除了它几乎不适合。 设计用途： 2 x CBD16CE（16位二进制计数器） 1 x M16_1E（16至1 MUX） 3 x BUFE8（8位三态缓冲器） 1个FD8CE（8位触发器） 2 x LD8（8位锁存器） 2个逆变器 在手动设置下我可以做些什么来使这个设计可能FIT？ 用锤子击打它。 ----------------------------是的，我这样做是为了谋生。 以上来自于谷歌翻译 以下为原文 wirewrapper wrote:Hit it with a hammer. ----------------------------Yes, I do this for a living. |
|
|
|
|
|
**哔哔**，我希望有一些替代方案！
我想我使用的XC9572真的只对胶合逻辑有用吗？ 我喜欢突破界限。 不过，“过程属性”下有很多无法解释的高级设置可以操作...... 以上来自于谷歌翻译 以下为原文 **bleep**, I was hoping for some alternative! I guess this XC9572 I am using is really only good for glue logic? I like to push boundaries. Still, there are alot of unexplained advanced settings under "Process Properties" that can be manipulated... |
|
|
|
|
|
wirewrapper写道：
**哔哔**，我希望有一些替代方案！ 我想我使用的XC9572真的只对胶合逻辑有用吗？ 我喜欢突破界限。 不过，“过程属性”下有很多无法解释的高级设置可以操作...... 这适合适合它的设计。 你的没有。 你明白这部分是什么？ ----------------------------是的，我这样做是为了谋生。 以上来自于谷歌翻译 以下为原文 wirewrapper wrote: It's good for designs that fit in it. Yours does not. What part of this don't you understand? ----------------------------Yes, I do this for a living. |
|
|
|
|
|
灰色区域。
对逻辑/速度/密度等进行了优化。这是我不明白的，是吗？ 以上来自于谷歌翻译 以下为原文 The Grey Area. There's optimizations for logic/speed/density, etc. This is what I don't understand, do you? |
|
|
|
|
|
除了寻找可能的设计简化或使用更大的设备的明显建议，您可能会发现这很有用：
http://www.xilinx.com/support/documentation/application_notes/xapp444.pdf(CPLD拟合，提示和技巧） 干杯， BT 以上来自于谷歌翻译 以下为原文 Besides the obvious suggestions of looking for possible simplifications in your design or using a larger device, you may find this useful: http://www.xilinx.com/support/documentation/application_notes/xapp444.pdf (CPLD Fitting, Tips and Tricks) Cheers, bt
|
|
|
|
|
|
谢谢你的那篇文章！
非常翔实，我把它添加到我的图书馆...... 我能够将设计简化为74macrocells，接近72，但仍然无法使其适应。 这是我这个项目的第二个XC9572。 我想是时候把它们都装到1个IC上了。 试图避免大量的重新布线。 我的意思是很多。 大多数Xilinx提供的功能更强大的逻辑都有许多I / O引脚。 另一个线程中的某个人向我指出了Spartan 2，我发现100针版本仍然可供出售。 这看起来很理想。 我会尝试但是，不幸的是ISE 11以及不支持这款IC。 以上来自于谷歌翻译 以下为原文 Thanks for that article! Very informative, I added it to my library... I was able to simplify the design down to 74macrocells, so close to 72, but still can't make it fit. This is my 2nd XC9572 for this project. I guess it's time to fit them both onto 1 IC. Was trying to avoid a whole lot of rewiring. I mean a whole lot. Most of Xilinx's offerings of the more capable logic have many, many I/O pins. Someone in another thread pointed me towards a Spartan 2 and I found 100 pin versions still available for sale. This seems ideal. I will try it but, it is unfortunate ISE 11 and up do not support this IC. |
|
|
|
|
|
wirewrapper写道：
我能够将设计简化为74macrocells，接近72，但仍然无法使其适应。 这是我这个项目的第二个XC9572。 我想是时候把它们都装到1个IC上了。 试图避免大量的重新布线。 我的意思是很多。 大多数Xilinx提供的功能更强大的逻辑都有许多I / O引脚。 另一个线程中的某个人向我指出了Spartan 2，我发现100针版本仍然可供出售。 这看起来很理想。 我会尝试但是，不幸的是ISE 11以及不支持这款IC。 有时候设计太大了，你无法做任何事情来缩小它。 这就是人生。 甚至不打扰Spartan 2.使用Spartan 3AN - 它是一个中等大小的封装，它有一个内部配置存储器，只需要两个电源（1.2V和3.3V）。 话虽如此，如果你需要5V兼容性，你可能会陷入困境。 ----------------------------是的，我这样做是为了谋生。 以上来自于谷歌翻译 以下为原文 wirewrapper wrote: Sometimes the design is just too big and there's nothing you can do to shrink it. Such is life. Don't even bother with Spartan 2. Use a Spartan 3AN instead -- it's a moderate-size package, it has an internal configuration memory and only needs two power supplies (1.2V and 3.3V). Having said that, if you require 5V compatibility, you might be stuck. ----------------------------Yes, I do this for a living. |
|
|
|
|
|
同意。
S3AN通常是首选，因为多种原因，包括配置，生命周期，工具支持，$ /密度等。 Spartan-II（和最初的Virtex）是我们最后的5V输入容错FPGA。 值得注意的是，S3A（AN / A DSP）的浮动n阱IOB设计与之前的S3 / S3E不同，因此外部处理> 3.3V信号的方法不同（例如，串联限流电阻是 由于IOB钳位二极管的普遍缺点，不推荐使用： http://www.xilinx.com/cn/support/answers/9048.htm(Virtex/ -E / -II / -II Pro / -4 / -5 / -6，Spartan-II / -IIE / -3 / - 3A / -3AN / -6 - 哪些引脚没有钳位二极管？）http://www.xilinx.com/cn/support/documentation/application_notes/xapp459.pdf（在连接大摆单时消除I / O耦合效应 - 在Spartan-3系列FPGA上向用户I / O引脚发送信号） BT 以上来自于谷歌翻译 以下为原文 Agreed. S3AN would generally be preferred here for multiple reasons, including configuration, life cycle, tool support, $/density, etc. Spartan-II (and the original Virtex) were the last 5V input tolerant FPGAs from us. It is also worth noting that the floating n-well IOB design of S3A (AN/A DSP) is different than the previous S3/S3E so the approach for externally dealing with >3.3V signals is different (e.g. a series current limiting resistor is NOT recommended because of the general lack of IOB clamp diodes): http://www.xilinx.com/support/answers/9048.htm (Virtex/-E/-II/-II Pro/-4/-5/-6, Spartan-II/-IIE/-3/-3A/-3AN/-6 - Which pins do not have clamp diodes?) http://www.xilinx.com/support/documentation/application_notes/xapp459.pdf (Eliminating I/O Coupling Effects when Interfacing Large-Swing Single-Ended Signals to User I/O Pins on Spartan-3 Generation FPGAs) bt
|
|
|
|
|
|
5v接口是此时的首要任务，仅因为我用于CPU“OS”的EEPROM和EEPROM编程器只能处理5v EEPROM ...我一直在研究CoolRunner II XPLA3器件以及Spartan II
FPGA .. XPLA3系列也具有5v I / O容量，并且仍在生产中。 在我实际尝试并订购零件之前，只是一些想法。 感谢您的投入。 以上来自于谷歌翻译 以下为原文 5v interfacing is top priority at this point, only because the EEPROM and EEPROM programmer I am using for the CPU "OS" can only handle the 5v EEPROMS... I have been looking into the CoolRunner II XPLA3 devices as well as the Spartan II FPGA.. The XPLA3 family is 5v I/O tolerant as well, and it is still being produced. Just some thoughts before I actually try it out and order parts. Thanks for the input. |
|
|
|
|
只有小组成员才能发言，加入小组>>
2420 浏览 7 评论
2823 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2294 浏览 9 评论
3374 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2461 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
1158浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
584浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
450浏览 1评论
2005浏览 0评论
729浏览 0评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
1323
评论
淘帖
2599
