完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
谁可以提供脚本？
如果当前的P＆amp; R时序不满足，并且ISE可以重新实现基于初始约束的0.01ns步骤加/减自动直到时机正常？ 因此，ISE始终无法进行手动干预。 以上来自于谷歌翻译 以下为原文 who can provide the script? If the current P&R timing is not meet,and the ISE can re-implement based the initial constrain with 0.01ns step add/sub automatic until the timing ok? So that the ISE can always work no manualy intervention. 
0
|
|
相关推荐
6个回答
|
|
|
你的措辞让我有些困惑。
您的意思是在设计通过之前逐步改变时序约束。 在那里面 找到“最佳”可实现时间的方法？ 通常，constaints被理解为绝对要求。 例如 一些外在的 器件必须在下一个时钟沿之前3 ns有输出，否则你的设计不会 工作可靠。 更改约束意味着更改系统级设计。 - Gabor 以上来自于谷歌翻译 以下为原文 I'm a little confused by your wording. Do you mean to vary the timing constraints in steps until the design passes. In that way to find the "best" achievable timing? Usually constaints are understood to be absolute requirements. e.g. some external device MUST have outputs 3 ns before the next clock edge or your design will not work reliably. Changing the constraints means changing the system level design. -- Gabor |
|
|
|
|
|
我只有一个关键时机。
例如：我的约束要求是8ns。如果它不符合，我希望脚本可以减去0.01ns步长8ns。（7.99,7.98,7.97 ...........）直到timg没问题 然后，它可以停止。所以，我希望通过整个晚上的P＆amp; R工作得到正确的结果。 以上来自于谷歌翻译 以下为原文 I only have a critical timing.Eg: my constrain requirement is 8ns.if it is not meet,i wish the script can subtract a 0.01ns step base 8ns.(7.99,7.98,7.97...........) until the timg is ok.then,it can stop.So, i wish get the correct result in the morning through the whole night P&R work . |
|
|
|
|
|
None
以上来自于谷歌翻译 以下为原文 Generally speaking, reducing the constraint time does not help to meet timing. If you find that changing timing by .01ns at a time helps, the real mechanism that helps is using a different random seed for the placement. I would suggest just trying multipass P&R with a constant constraint value of 8ns. You don't need a special script for this. Regards, Gabor -- Gabor |
|
|
|
|
|
那么，如果时间关闭，它会自动完成吗？
但是，如果有一个选项智能脚本就可以了 以上来自于谷歌翻译 以下为原文 So,it will auto finish if timing is closure? However,it is ok if there is a option intelligent script |
|
|
|
|
|
m006写道：我只有一个关键的时间。例如：我的约束要求是8ns。如果它不符合，我希望脚本可以减去0.01ns步长8ns。（7.99,7.98,7.97 .......
....）直到timg没问题。然后，它可以停止。所以，我希望在整个上午P＆amp; R工作的早晨得到正确的结果。我不确定我看到你的剧本的好处。 如果我的周期约束是8 ns，如果我遇到它，我不在乎它是否也可以在7.99 ns或其他任何时候运行。如果它不在8 ns运行，它在8.1 ns运行的事实不是 也没用。-a ----------------------------是的，我这样做是为了谋生。 以上来自于谷歌翻译 以下为原文 m006 wrote: I'm not sure I see the benefit of your script. If my period constraint is 8 ns, and if I meet it, I don't care if it can also run at 7.99 ns or whatever. And if it does NOT run at 8 ns, the fact that it DOES run at 8.1 ns isn't helpful, either. -a ----------------------------Yes, I do this for a living. |
|
|
|
|
|
只要时间可以在8ns内达到。
然后，停止重试并生成位文件 没关系。 以上来自于谷歌翻译 以下为原文 As long as the timing can archieve within 8ns. then,stop retrying and generate bit file it is ok. |
|
|
|
|
只有小组成员才能发言，加入小组>>
2360 浏览 7 评论
2779 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办？
2247 浏览 9 评论
3324 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区？
2411 浏览 15 评论
有输入，但是LVDS_25的FPGA内部接收不到数据，为什么？
725浏览 1评论
请问vc707的电源线是如何连接的，我这边可能出现了缺失元件的情况导致无法供电
520浏览 1评论
求一块XILINX开发板KC705，VC707，KC105和KCU1500
330浏览 1评论
734浏览 0评论
1933浏览 0评论
/7 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
883
评论
淘帖
3150
