完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
嗨,
我目前在使用ISE 10.1时遇到很多问题。 我这样做是: - 我做了一个小的vhd文件(非常简单,只是一个寄存器) - 在Digilent Spartan3板上测试,工作正常 - 做一个小改动(例如反转输出) - 在Digilent Spartan3板上测试,工作正常 - 我在设计中添加了一个输入(所以我更改了vhd文件和ucf文件) - 合成很好(RTL-schematic显示我的变化) - 位文件是新的(文件的检查日期) 但是,在下载到我的主板后,我没有看到我所做的更改。 似乎以前的版本正在运行。 我已经尝试清理项目文件,重新运行所有内容,重新启动Impact,重新启动ISE, 一遍又一遍地重置电路板。 我无能为力让它识别我的额外输入。 请注意,如果我现在对我的代码进行一些小改动,例如反转输出,它会 工作(反转,但不是额外的输入)。 所以我知道我在这里做的事情。 啊,你说我的VHDL代码肯定有错误吗? 不,如果我复制并粘贴代码 并将ucf文件转换为新项目,它将正常工作,包括我的新输入。 我已经花了太多时间在这上面。 我正在使用10.1的最新更新。 这是我正在谈论的代码: 如果clk'event和clk ='1',则开始进程(clk);如果结束,则结束leds结束; 改为: 如果clk'event和clk ='1'则开始进程(clk),如果button ='1'则开始,然后leds结束; 结束如果;结束过程; 我一定是忘记了什么。 希望任何人都能对此有所了解。 谢谢。 以上来自于谷歌翻译 以下为原文 Hi, I'm experiencing a lot of problems with ISE 10.1 at the moment. What I do is this: - I make a small vhd-file (really simple, just a register) - test on Digilent Spartan3 board, works fine - make a small change (e.g. invert the outputs) - test on Digilent Spartan3 board, works fine - I add an input to my design (so I change the vhd-file and the ucf-file) - synthesis is fine (RTL-schematic shows my changes) - bit-file is new (checked date of the file) However, after downloading to my board I don't see the changes that I've made. It seems a previous version is running. I've tried cleaning the project files, rerunning everything, restarting Impact, restarting ISE, resetting the board, over and over. There's nothing I can do to get it to recognize my extra input. Mind you, if I now make a small change to my code, such as inverting an output, it will work (the inverting, but not the extra input). So I know I'm doing something right here. Ah, there must be a mistake in my VHDL-code, you say? No, if I copy and paste the code and the ucf-file into a new project, it will work fine, including my new input. I've spent too much time on this already. I'm using 10.1 with the latest updates. This is the code I'm talking about: process(clk) begin if clk'event and clk='1' then leds <= switch; end if; end process; Changing to this: process(clk) begin if clk'event and clk='1' then if button='1' then leds <= switch; end if; end if; end process; I must be forgetting something. Hope anyone can shed some light on this. Thanks. |
|
相关推荐
2个回答
|
|
听起来,无论出于何种原因,信号按钮始终为“1”。
-一个 ----------------------------是的,我这样做是为了谋生。 以上来自于谷歌翻译 以下为原文 Sounds like, for whatever reason, the signal button is always '1'. -a ----------------------------Yes, I do this for a living. |
|
|
|
在识别项目中的更改时,10.1中有一些奇怪的地方,尤其是在实例化组件时。
如果您的项目有多个VHDL文件,并且您更改了较低级别的组件,则单击该组件并运行所有进程。 如果失败则转到项目的顶部,然后运行清理所有项目文件。 亲切的问候鲍勃斯特 以上来自于谷歌翻译 以下为原文 There are a couple of oddities in 10.1 when it comes to recognising changes in a project,,, particularly if you instantiate components. If your project has multiple VHDL files, and you change a lower level components, then click on that component and run all the processes. Failing that go to the top of the project and then run clean up all project files. Kind Regards Bobster |
|
|
|
只有小组成员才能发言,加入小组>>
2361 浏览 7 评论
2782 浏览 4 评论
Spartan 3-AN时钟和VHDL让ISE合成时出现错误该怎么办?
2247 浏览 9 评论
3326 浏览 0 评论
如何在RTL或xilinx spartan fpga的约束文件中插入1.56ns延迟缓冲区?
2414 浏览 15 评论
有输入,但是LVDS_25的FPGA内部接收不到数据,为什么?
730浏览 1评论
请问vc707的电源线是如何连接的,我这边可能出现了缺失元件的情况导致无法供电
524浏览 1评论
求一块XILINX开发板KC705,VC707,KC105和KCU1500
336浏览 1评论
742浏览 0评论
1935浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-11-9 09:18 , Processed in 1.210574 second(s), Total 81, Slave 64 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号