[问答]

边界面层对直流特性的影响

问答对人有帮助，内容完整，我也想知道答案 0 嗨，我正在研究一个双层基板，我已经为每一层定义了边界区域层，以选择介电材料的存在与否。最近我发现边界区域层的存在可能改变我的设计的DC特性，例如当+ 1V DC源连接到端口时，我看到其他一些端口上的-1V DC电压，其中一些仍然是+ 1V。我无法为此找到补救办法。请帮帮我。谢谢。以上来自于谷歌翻译以下为原文 Hi, I'm working on a two layer substrate and I have defined bounding area layers for each layer to choose where the dielectric material is present or not. Recently I have found that the presence of bounding area layers may change DC characteristics of my design, for example when a +1V DC source is connected to a port, I see -1V DC voltage on some other ports and some of them are still +1V. I can not find a remedy for this. Please help me. Thanks. 0
2018-10-10 17:22:59　　评论淘帖0 邀请回答您可以邀请以下用户，快速回答问题 × kingnet_52040 该类别下有 195 个回答。邀请回答 60user7 该类别下有 81 个回答。邀请回答蓝色冰汐该类别下有 45 个回答。邀请回答醉狼工作室该类别下有 41 个回答。邀请回答 ianwhoani 该类别下有 30 个回答。邀请回答 dkhwakd 该类别下有 25 个回答。邀请回答 aaabbb567 该类别下有 23 个回答。邀请回答 e08506806 该类别下有 20 个回答。邀请回答 szzjfyp 该类别下有 18 个回答。邀请回答 sonia87 该类别下有 16 个回答。邀请回答 ningee 该类别下有 16 个回答。邀请回答 zouqinxiang 该类别下有 15 个回答。邀请回答 xj5548 该类别下有 15 个回答。邀请回答 daichuangs 该类别下有 14 个回答。邀请回答 derek88 该类别下有 14 个回答。邀请回答 hzmbs2016 该类别下有 12 个回答。邀请回答 JST2006 该类别下有 12 个回答。邀请回答 juujwfdf 该类别下有 11 个回答。邀请回答 bisong13 该类别下有 11 个回答。邀请回答 hu_wflllllllg21 该类别下有 11 个回答。邀请回答举报孙海燕相关推荐 • 不同平面层的网咯如何设置不一样的颜色 3031 • 运放管腿下Plane挖空，请问电源和地管腿下的平面层也需要挖空吗？ 5339 • 波形图相关的界面设计问题 1747 • 嵌入式边界扫描系统是什么？怎样去实现它？ 1280 • 他励直流电动机的机械特性是什么？ 1929 • pads Router 建立差分对被拒，因为网络中存在铜箔/覆铜/平面层 42440 • 窗口边界和前面板边界的区别 9647 • 请问大神直流发电机的工作特性有哪些？ 950 • 电容并联电路的特性介绍 1659 • HFSS三种辐射边界的区别与选择技巧是什么？ 2103 1个回答

答案对人有帮助，有参考价值 0 > {quote：title = hrmoazzen写道：} {quote}>嗨，>>我正在研究一个双层基板，我为每一层定义了边界区域层，以选择介电材料的存在与否。那么您在EM基板中使用它进行FEM仿真？ >最近我发现边界区域层的存在可能改变我的设计的DC特性，例如当+ 1V DC源连接到端口时，我看到其他一些端口上的-1V DC电压，其中一些仍然是 + 1V。我无法为此找到补救办法。请帮帮我。如果不了解您的模拟设置，这很难回答。 EM结果可能存在一些不正确的DC外推，或者如果您的电介质具有直流电导率，则会产生一些实际影响。以上来自于谷歌翻译以下为原文 > {quote:title=hrmoazzen wrote:}{quote} > Hi, > > I'm working on a two layer substrate and I have defined bounding area layers for each layer to choose where the dielectric material is present or not. So you are using this in an EM substrate for FEM simulation? > Recently I have found that the presence of bounding area layers may change DC characteristics of my design, for example when a +1V DC source is connected to a port, I see -1V DC voltage on some other ports and some of them are still +1V. I can not find a remedy for this. Please help me. This is difficult to answer without knowing anything about your simulation setup. There might be some incorrect DC extrapolation from EM results, or some real effect if your dielectric has DC conductivity.

2018-10-10 17:32:46 评论举报李桂荣