完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
1、手册中的数据输出范围是5 SPS至250 kSPS
假如在选择配置使得输出数据速率为250K的时候（ADC内部晶振16M，单通道（即一路差分信号进入ADC）的情况下），也就是芯片引脚DOUY/RDY输出数据250k，当FPGA检测到该引脚低电平时候，送入时钟至SCLK引脚就可以读到该数据，但是疑问就是FPGA送出去的时钟与ADC内部时钟16M晶振并不同源，长时间肯定会出现不同步的情况，使得读数据出错。 2、对于SYNC的利用，我们想作为ADC的启动信号（单通道（即一路差分信号进入ADC）的情况下），但是数据手册中出现2处有关SYNC的介绍，有点不解？如下图3、4红线部分 3、下图5是我看了数据手册之后画的时序图，其中CS有出现高低变化（我暂时不知道CS为高的时候ADC能不能转换）。如果不行的话，是不是将CS一直拉低，这样子的话那其他的SYNC等等波形（图中具体的延时时间为标出） 
|
|
相关推荐
7个回答
|
|
|
首先把问题3搞定：CS只属于接口逻辑，ADC转换和它没关系
其次虽然SPI的DOUT和DRDY复用，但接口在每次CS拉高后会复位到初始状态，接下来CS拉低时DOUT/DRDY的功能是DRDY。 当然ADC判断到SPI操作完成（靠数够若干此SCLK）后DOUT也会变回DRDY，但host可能代码写错，SCLK可能受干扰多跳了几下。总之是CS拉高比较可靠 1. 标准做法就是异步的，FPGA根本不需要知道250kHz的存在。从CS高电平开始，拉低之后等待DRDY下跳，之后尽快通过SPI把数据读完，然后CS拉高-拉低，再次等DRDY下跳.... 如果一定要准的（从FPGA的角度看）250k，那就得靠FPGA提供16M时钟了 2. 单通道的话就别管alt sync 注意从/SYNC拉高后，要过67.5~68.5个MCLK周期（对转换做初始化）才会开始转换，也就是大约4.25us，加上250ksps的20.125us settling time, 大约24.38us后DRDY才会变低。（对的你每次都sync的话最快只能到41ksps了） |
|
|
|
|
|
您好 感谢您的回复：
以上回答中的第一点有点不理解，就是“”FPGA根本不需要知道250kHz的存在。。。。“”当CS拉低检测到DRDY下降沿时候，这个时候我送入时钟就可以读取转换的结果，如果不管那个ADC输出数据速率（250KHz）的话，那我送入的时钟怎么确定呢，如果太快，用1M（比如）时钟读取数据，这样的结果岂不是同一个数据被多次读取？如果太慢100KHz的读取时钟，这时候岂不是丢失了部分数据。 这一点就是因为不理解ADC输出速率250Khz什么意思？？？ 回答中的第2点 “单通道的话就别管alt sync ”那么在单通道中，这个引脚该怎么配置，一直高？一直低？ |
|
|
|
|
60user1 发表于 2018-10-1 11:37 MCU里面写的话类似这样 while(1){ DioClr(PIN_nCS);//pull /CS low while(PIN_nDRDY){//wait for data ready } SPI_Read_Data(&data);//read data DioSet(PIN_nCS);//set /CS high } 对应到FPGA就是写一个状态机： 状态1是“等待数据” 状态2是"读取数据" 状态1到状态2转换条件是DRDY下降沿 状态2到状态1转换条件是SPI读数完毕 /SYNC是引脚，正常情况下应该一直置高/上拉。当需要同步的时候把它拉低再拉高，之后ADC从/SYNC上升沿后67.5~68.5个MCLK周期开始转换。 ALT SYNC是IF MODE REG里的一位，单通道的话用默认值0 |
|
|
|
|
|
对应到FPGA内部确实是利用状态机去实现 但是读数据的这个时钟速率多少呢？1M、500K、250K，100K都可以吗？意思是说 只要在下一次转换前把数据读走的任何速率时钟都可以吗 /SYNC引脚，（我是单通道利用，也不需要同步）那就一直拉高就行吗 最后，/SYNC信号的同步 手册上面说的是当使用多个AD7175-2的时候用来使它们同步，除了这一种同步还有没有其他的意思啊 （就是不理解/SYNC同步的意思）？ 谢谢ADI |
|
|
|
|
60user1 发表于 2018-10-1 12:08 在下一次转换完成前只要能读完就可以。 不过读数据要有至少24次SCLK操作，按每次转换4us算，也得接近8MHz的SCLK了 /SYNC可以理解为 “在某确定时刻开始转换” |
|
|
|
|
|
您好 我最近项目里面有用到AD7175-2这款高精度ADC 但是其PCB布局极为严格 所以我想看看您们评估板的布局情况,希望能打包发个资料（PCB及原件库的资料）感谢！（我们目前画PCB是用到Atlium Designer）
（急件！！！） |
|
|
|
|
60user1 发表于 2018-10-1 12:47 你好，附件为EVAL-AD7175-2SDZ 的资料，包括SCH和PCB，供参考。 http://www.analog.com/media/en/evaluation-boards-kits/evaluation-board/EVAL-AD7175-2SDZ.zip |
|
|
|
|
只有小组成员才能发言，加入小组>>
给ADUM4223 增加信号驱动15V电压就不正常， 波动很大会被烧是什么情况？
493 浏览 0 评论
ADP5092 SYS端口为2.09V，但是REG_OUT为0是什么原因？
1796 浏览 1 评论
ad7193差分输入ain1与ain2差是正值时，读到电压与实际值误差小，但为负值值，误差就变的很大
4175 浏览 2 评论
8896 浏览 1 评论
3087 浏览 1 评论
ADC3442采集，分析数据出现有规则毛刺，请问是哪方面的问题啊？
1263浏览 3评论
AD7190状态寄存器一直是0x80，连续转换模式下RDY不拉低
1569浏览 2评论
1492浏览 2评论
1296浏览 1评论
1098浏览 1评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
2393
评论
淘帖
193
