完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
设计中通过多路选择器+AD7980的方案来实现多通道数据采集,并在CNV上升沿时刻进行多路选择器切换,且相邻两个CNV之间为1.5μs左右,实测中发现当多路选择器在大电压范围切换时,比如0V和5V,会出现0V采样值为十六进制“07 XX”左右,与理论值相差甚远,与不切换时0V的采集结果也相差较大,请问这种现象是什么原因?在使用上通过什么方式可以规避?
|
|
相关推荐
8个回答
|
|
有可能是因为 寄生电容,或者源的驱动能力有关, 可以在MUX的输出端加 driver,看看是否有所改善
|
|
|
|
AD7980手册Rev.C描述最小采样时间Tacq为250ns,没有给出最大时间, 请问在CNV上升沿启动转换前多长时间输入信号需要保持稳定?现在的实际情况是在CNV上升沿到来之前输入信号保持稳定已经达到500ns。 另外,请问如果AD7980本次转换操作已经完成,是否是自动进入下一次采样操作?进入采样操作后到下一次启动转换前的时间段内所有的输入是否都会影响到AD7980的输出? 盼回复。 |
|
|
|
adltom 发表于 2018-9-21 13:52 设计中在CNV上升沿时刻进行多路选择器切换,这个切换时机是否正确? 基于以下考虑: 1.根据手册,在启动转换后到转换完成之间,输入信号的变化对转换结果不会产生影响; 2.考虑到器件特性,切换操作完成到信号稳定需要时间,以上切换时机的选择可以最大化CNV上升沿前信号稳定时间。 |
|
|
|
adltom 发表于 2018-9-21 14:08 正常来说在 转换期间进行 通道切换, 通道切换后电压发生突变, 为了再次采样时准确的采样,需要信号建立完全, |
|
|
|
“信号建立完全”指的是什么?有没有什么可以量化的指标? 请问是否有直接沟通的渠道?这样沟通效率太低。 |
|
|
|
信号的建立是一个逐渐稳定值得过程,当信号的波动变 差小于+-1/2 LSB时,可以认为信号建立完全了 |
|
|
|
对于我的应用情况,符合信号建立完全的条件“当信号的波动变 差小于+-1/2 LSB时,可以认为信号建立完全了”。且多路选择器切换时机也问题不大,但是仍然出现以下现象,请问是否有其他原因?能够给出问题排查建议? ———————————————————问题描述———————————————————————————— 设计中通过多路选择器+AD7980的方案来实现多通道数据采集,并在CNV上升沿时刻进行多路选择器切换,且相邻两个CNV之间为1.5μs左右,实测中发现当多路选择器在大电压范围切换时,比如0V和5V,会出现0V采样值为十六进制“07 XX”左右,与理论值相差甚远,与不切换时0V的采集结果也相差较大,请问这种现象是什么原因?在使用上通过什么方式可以规避 |
|
|
|
adltom 发表于 2018-9-21 15:00 在ADC进行采样的过程中,实际是对ADC内部电容的充电过程,如果外部的驱动能力有限,或者外部的电容过小,都可能导致采样电压变化问题, 也可能电压过小 建议 在MUX之后 添加驱动级,尝试是否解决问题 |
|
|
|
只有小组成员才能发言,加入小组>>
ADP5092 SYS端口为2.09V,但是REG_OUT为0是什么原因?
1741 浏览 1 评论
ad7193差分输入ain1与ain2差是正值时,读到电压与实际值误差小,但为负值值,误差就变的很大
4122 浏览 2 评论
8835 浏览 1 评论
3056 浏览 1 评论
6989 浏览 2 评论
ADC3442采集,分析数据出现有规则毛刺,请问是哪方面的问题啊?
1187浏览 3评论
AD7190状态寄存器一直是0x80,连续转换模式下RDY不拉低
1495浏览 2评论
1419浏览 2评论
1168浏览 1评论
1029浏览 1评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-9-1 14:44 , Processed in 1.141561 second(s), Total 60, Slave 53 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191