完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
老师您好：
最近在使用贵公司的AD9826芯片，用FPGA进行驱动，目前AD端输入模拟直流电压，未来要接光电装换的输入装置。现在用FPGA驱动时，在2-SHA模式下，电平转换侧的值时钟为FF，驱动AD的方法是创建在XPS是创建ad IP 写ADCCLK CDSCLK2 和 SLOAD 时序 对AD中的寄存器进行配置，但现在还无法进行AD寄存器的读写，想求一思路或者参考设计，谢谢！ 
0
|
|
相关推荐
10个回答
|
|
|
|
|
|
|
|
|
配置寄存器前的时序图 配置寄存器的时序图 配置寄存器后的时序图 想请问下专家 这样的配置是否正确 根据指导书上 是没有问题的 采样一直乱码 有没有可以解决的思路和出发点？ |
|
|
|
|
|
工作于2-SHA模式 配置完成后 输入侧加模拟电压 输出侧16位数据满偏 并且可以区分两通道 |
|
|
|
|
|
您的ADC和CDSCLK2的相位关系，是否严格按照数据手册中Figure4 来操作？是否有出图像？ |
|
|
|
|
|
上面的图符合ad时序的设计要求 为了和手册中的时序一致 又修改了逻辑 下面是实际chipscope的波形 时序工作波形 配置时的波形 配置后的波形 因为FPGA没有设置双向端口 所以暂时读不芯片的寄存器配置 下面采用示波器读取 因为FPGA引脚一端为高阻状态 所以芯片无法高电平驱动 读取的寄存器000的配置图 实际的CDSCKL2 和 ADCLK波形 与chipscope捕捉的波形一致 |
|
|
|
|
|
模数转换的结果 一致是高电平 或者杂乱 不知道哪出了问题 所以想请教一下 |
|
|
|
|
|
这个时候输入的模拟信号是什么？AD9826的寄存器配置文件上传一下。另外在请上传一个SPI写寄存器的完整清晰的时序波形。 |
|
|
|
|
|
谢谢 问题解决了 是寄存器配置的问题 |
|
|
4 条评论
|
|
|
求解下，我起初是初始化有问题，现在好像初始化了，但是读出来的数据一直乱跳，我用1CDS模式，输入的是3.3-0的方波，理论测得应该3.3V，输入直流也是不对理论该是0.估计还是初始化哪儿有问题
|
|
|
|
|
|
大佬们好，问下为啥9826不开pga，1通道sha, 输入范围2V， 给接近2V电压，输出只有2万1的样子 不应该是6万5吗
|
|
|
|
|
只有小组成员才能发言，加入小组>>
ADP5092 SYS端口为2.09V，但是REG_OUT为0是什么原因？
1300 浏览 1 评论
ad7193差分输入ain1与ain2差是正值时，读到电压与实际值误差小，但为负值值，误差就变的很大
3917 浏览 2 评论
8592 浏览 1 评论
2918 浏览 1 评论
6715 浏览 2 评论
ADC3442采集，分析数据出现有规则毛刺，请问是哪方面的问题啊？
712浏览 3评论
AD7190状态寄存器一直是0x80，连续转换模式下RDY不拉低
1023浏览 2评论
ad7193差分输入ain1与ain2差是正值时，读到电压与实际值误差小，但为负值值，误差就变的很大
3917浏览 2评论
952浏览 2评论
735浏览 1评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
16804
评论
淘帖
1070
赞
