可实现JESD204B千兆次采样ADC的同步基于Xilinx平台的相位阵列雷达系统包含BOM，参考指南及光绘文件

2018-8-15 07:16:07 2774 Xilinx adc

0 描述此系统级设计展示了如何使用 Xilinx VC707 平台一起同步两个 ADC12J4000 评估模块 (EVM)。此设计文档介绍了必要的硬件修改和器件配置，包括时钟方案。此设计显示了每个 EVM 的示例配置文件。此设计介绍了 FPGA 固件，并显示相关的 Xilinx IP 块配置参数。此外还显示并分析了在实际硬件上采集的数据，测试结果显示出 50ps 内的同步，未使用特性化电缆，也未校准传播延迟。主要特色通过展示 JESD204B 千兆采样 ADC 的同步来演示典型的相控阵列雷达子系统详细介绍了所用的 LMK04828 时钟解决方案测试结果显示出 50ps 内的同步，未使用任何特性化电缆，也未校准传播延迟讨论了 Xilinx 固件开发，从而明确要求此子系统经过测试，并包含示例配置文件 1 Schematic/Block Diagram.pdf 555.41 KB , 下载次数: 19 物料清单.pdf 140.83 KB , 下载次数: 12 软件.zip 11.72 KB , 下载次数: 26 参考指南.pdf 2.27 MB , 下载次数: 42 光绘文件.zip 712.04 KB , 下载次数: 13
举报淘帖0 只看该作者最近下载过的用户(22) 相关推荐 • JESD204B协议介绍 492 • 通过同步多个JESD204B ADC实现发射器定位参考设计 1427 • 如何让JESD204B在FPGA上工作？FPGA对于JESD204B需要多少速度？ 2519 • FPGA高速数据采集设计之JESD204B接口应用场景 2091 • FPGA高速数据采集设计之JESD204B接口应用场景 4915 • 串行LVDS和JESD204B的对比 2670 • 高通道数JESD204B菊链可扩展时钟解决方案 2310 • 在Xilinx FPGA上快速实现JESD204B 3216 • 5G无线测试仪高通道数JESD204B时钟生成参考设计 3909 • 通过同步多个JESD204B ADC实现发射器定位参考设计 2327 1条评论发表评论只看该作者