[无线连接]

5G无线测试仪高通道数JESD204B时钟生成参考设计

2018-10-15 15:09:38 3863 无线 VCO 时钟

0 描述高速多通道应用需要低噪声、可扩展且可进行精确通道间偏差调节的时钟解决方案，以实现最佳系统 SNR、SFDR 和 ENOB。此参考设计使用一个主时钟器件和多个从时钟器件，支持高通道数 JESD204B 同步时钟。此设计可提供多通道 JESD204B 时钟，采用 ti LMK04828 时钟抖动清除器和带有集成式 VCO 的 LMX2594 宽带 PLL，能够实现低于 10ps 的时钟间偏差。此设计经过 TI ADC12DJ3200 EVM 在 3GSPS 环境中检测，具有改善的 SNR 性能，通道间偏差低于 50ps。本文对所有重要设计理论都进行了阐释说明，可指导用户完成器件选择流程和设计优化。最后，此设计还包含原理图、板布局、硬件测试和测试结果。主要特色高频 (GSPS) 采样时钟生成符合 JESD204B 标准、高通道数、可扩展的时钟解决方案适用于射频采样 ADC/DAC 的低相位噪声时钟可配置的相位同步可在多通道系统中实现低偏差支持 TI 高速转换器和采集卡（ADC12DJ3200EVM、TSW14J56/TSW14J57） 0 TIDA-01023 Schematic (FMC TO FMC Adapter Card).pdf 1.2 MB , 下载次数: 8 TIDA-01023 Schematic and Block Diagram (Clocking Board).pdf 1.74 MB , 下载次数: 9
举报淘帖0 只看该作者最近下载过的用户(7) 相关推荐 • JESD204B的优势 369 • JESD204B协议介绍 458 • 如何采用系统参考模式设计JESD204B时钟 393 • 如何去实现JESD204B时钟？ 2608 • FPGA高速数据采集设计之JESD204B接口应用场景 2067 • FPGA高速数据采集设计之JESD204B接口应用场景 4878 • JESD204B串行接口时钟的优势 3320 • 串行LVDS和JESD204B的对比 2612 • 高通道数JESD204B菊链可扩展时钟解决方案 2267 • JESD204B的系统级优势 2020 1条评论发表评论只看该作者

jf_85373559 · 2021-9-18 12:49:35 沙发国产集成VCO超宽带频率合成器芯片需要的联系QQ：191321088 微信号：sen961648

赞回复举报