请问多核DSP有几种DMA？

dechun28448 发表于 2018-8-3 06:18
EDMA3: 通过配置PaRam的方式进行数据搬移，同时指定发送和接收地址，可以比较灵活的按照程序需求的方式进行数据搬移，例如每隔xx Bytes 搬移一次，比较灵活，并且可以在不同memory 或外设之间搬移， 例如 L2<->L2, L2<->SL2, L2<->DDR3, SL2 <->DDR3, L2/SL2/DDR3<->peripheral registers
IDMA: 仅用于corePac内部的数据搬 ...

fdhsfagd 发表于 2018-8-3 06:31
EDMA3传输数据有源地址和目的地址，如果是多核之间通信，如core0发到core1，那目的地址怎么表示？此外，当数据传输完后，只有core0端有一个完成中断，而core1有没有机制知道数据传输完成？

zbb9612 发表于 2018-8-3 06:43
如果要使用EDMA完成一个core LL2到另一个core的LL2memory数据传输，则首先需要想办法让触发EDMA的core获得对端core的LL2地址，可以通过共享memory的方式让对端core获取本core的LL2 buffer地址。EDMA完成中断是不区分core的，对于C6678来说，EDMA中断事件会路由到INTC控制器，这个中断可以通过配置进一步路由到每个core的内 ...

garyxiang 发表于 2018-8-3 06:53
您好，我最近在学习UPP，利用DMA方式将FPGA传来的数据保存到DSP，我想了解一下一次DMA最多能传输多大的数据，我开了两个2M字节的BUFFER，然后将UPP设置成全收模式，仿真时能看到BUFFER里各自能接受到2M字节的数，我想搞清楚 这些接到的数都存到哪去了，我感觉不能接受到这么多数吧，DSP内存不是才256k字节么，虽然接了DDR， ...

fdhsfagd 发表于 2018-8-3 06:31
EDMA3传输数据有源地址和目的地址，如果是多核之间通信，如core0发到core1，那目的地址怎么表示？此外，当数据传输完后，只有core0端有一个完成中断，而core1有没有机制知道数据传输完成？

fdhsfagd 发表于 2018-8-3 06:31
EDMA3传输数据有源地址和目的地址，如果是多核之间通信，如core0发到core1，那目的地址怎么表示？此外，当数据传输完后，只有core0端有一个完成中断，而core1有没有机制知道数据传输完成？

zbb9612 发表于 2018-8-3 07:01
EDMA能接收的数据长度为A-cnt*B-cnt*C-cnt，每个cnt的长度是16bit位宽，2M没有问题。你开的buffer应该是放在DDR或者SL2，每个core LL2只有最多1M