完善资料让更多小伙伴认识你，还能领取20积分哦， 立即完善>
3天内不再提示
电子发烧友论坛|
看你的波形1通道采样峰值200左右，2通道采样峰值600左右，两个通道信号大小不一样。这个不好判断什么原因。你可以试着看看是不是增益或者输入信号功率大小不一样造成的。或者吧信号导出做FFT变换看看频谱再分析原因。
|
|
|
|
|
esgss 发表于 2018-8-2 09:59 你好，谢谢你的回答，是这样的，我这个ad9361的板子有些信号泄露，从rx2输入进去，实际会漏一些信号到rx1去，但是实际可以很好的通过幅度和信号的光滑程度区别。 我也试过单通道接收，单通道接收目前看来很稳定。但是就是用双通道时候，相同的程序，然后下载进去后通道就会错乱。 然后就是这个情况很不稳定，有时候会从正常的通道2出来正常信号，有时候却是通道1出来。暂时还不清楚是什么原因导致， 这是正常rx2收到的频谱图 这个是通道错乱是后收到的图 然后我们再看看实际ila抓到的图，现在是通道错乱的情况 这是通道正常的情况 |
|
|
|
|
|
|
|
|
|
|
|
你好，那个我已经试过设置0x006寄存器了。这个寄存器只能调节波形的光滑程度啊。对通道反向貌似没有多大影响。我觉得造成这样的原因是frame信号的问题。 |
|
|
|
|
xbxsxj 发表于 2018-8-2 10:52 你调整了IOdelay有反应说明接口是有问题的，而且确实是采样FRAME不稳，我以前也出现过相同的问题。调整IOdelay并且在FPGA的接口时序上也要做约束和优化，约束好了就不会出现12通道数据交换的情况 |
|
|
1 条评论
|
|
esgss 发表于 2018-8-2 11:09 嗯。谢谢你的跟进，这个我这边这个问题解决了，原因可能是9361没有焊接好，或者是9361损坏，目前我这边更换了一片新的9361后，暂时还没有出现通道错乱的情况。如果后面在出现我就试试在FPGA端约束一下，总之感谢你的回答与跟进 |
|
|
|
|
只有小组成员才能发言，加入小组>>
ADP5092 SYS端口为2.09V，但是REG_OUT为0是什么原因？
1790 浏览 1 评论
ad7193差分输入ain1与ain2差是正值时，读到电压与实际值误差小，但为负值值，误差就变的很大
4173 浏览 2 评论
8889 浏览 1 评论
3086 浏览 1 评论
7098 浏览 2 评论
ADC3442采集，分析数据出现有规则毛刺，请问是哪方面的问题啊？
1251浏览 3评论
AD7190状态寄存器一直是0x80，连续转换模式下RDY不拉低
1557浏览 2评论
1488浏览 2评论
1280浏览 1评论
1095浏览 1评论
/6 
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 （电路图） 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证：合字B2-20210191
工商网监
湘ICP备2023018690号
8897
评论
淘帖
3913
赞
