完善资料让更多小伙伴认识你,还能领取20积分哦, 立即完善>
`勇敢的芯伴你玩转Altera FPGA连载69:LCD基本驱动实例 特权同学,版权所有 配套例程和更多资料下载链接: http://pan.baidu.com/s/1i5LMUUD
LCD的接口时序波形如图8.63所示。VSYNC是场同步信号,低电平有效,从时序图可以看出,VSYNC是每一场(即也可以理解为每送一幅完整图像)的同步信号;与此类似,HSYNC是行同步信号,也是在每一行数据传输的开始产生几个时钟周期的低脉冲。这两个信号用于同步当前的数据信号,根据固定的脉冲约定,我们在某些时钟上升沿前将图像数据送到数据总线上供LCD内部锁存。
图8.63 LCD驱动时序波形 如表8.11所示,这是LCD时序图中对应的时间参数。 表8.11 LCD驱动时序参数表 信号 列项 标记 最小值 标准值 最大值 单位 Dclk 频率 Tosc 156 ns 最大时间 Tch 78 ns 最小时间 Tcl 78 ns Data 建立时间 Tsu 12 ns 保持时间 Thd 12 ns Hsync 周期 TH 408 Tosc 脉冲宽度 THS 5 30 Tosc 后沿 THB 38 Tosc 显示周期 TEP 320 Tosc 同步周期 THE 36 68 88 Tosc 前沿 THF 20 Tosc Vsync 周期 TV 262 TH 脉冲宽度 TVS 1 3 5 TH 后沿 TVB 15 TH 显示周期 TVD 240 TH 前沿 TVF 2 4 TH 如图8.64所示,本实例除了SF-CY4开发板,还需要SF-LCD子板用于连接3.5寸320*240的真彩色液晶屏。FPGA内部产生32级红色的ColorBar以及LCD时序用于驱动显示。
|
||||||
相关推荐
|
||||||
只有小组成员才能发言,加入小组>>
885个成员聚集在这个小组
加入小组4535 浏览 0 评论
特权同学 Verilog边码边学 Lesson01 Vivado下载与安装
2648 浏览 1 评论
玩转Zynq连载50——[ex69] FIR滤波器IP仿真实例
4338 浏览 2 评论
玩转Zynq连载49——[ex68] MT9V034摄像头的图像FFT滤波处理
5270 浏览 1 评论
玩转Zynq连载48——[ex67] Vivado FFT和IFFT IP核应用实例
5319 浏览 0 评论
1944浏览 0评论
小黑屋| 手机版| Archiver| 电子发烧友 ( 湘ICP备2023018690号 )
GMT+8, 2024-12-24 10:14 , Processed in 0.746334 second(s), Total 72, Slave 51 queries .
Powered by 电子发烧友网
© 2015 bbs.elecfans.com
关注我们的微信
下载发烧友APP
电子发烧友观察
版权所有 © 湖南华秋数字科技有限公司
电子发烧友 (电路图) 湘公网安备 43011202000918 号 电信与信息服务业务经营许可证:合字B2-20210191 工商网监 湘ICP备2023018690号